ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
; [! I$ c/ e3 u    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
0 B. B( P3 u8 s; `
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
- ~1 j8 \- R* C/ h    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
3 |5 |- n1 Z4 v. P- U
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
$ P' Z% }8 Z" }
小弟是新手，没做过，各位大哥赐教。
0 q! u# O8 h& M( X* O, f  D" O3 t
2 `0 z+ W6 e8 Q6 e/ D1 V[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
1 s4 B, _9 {6 k$ U# ^- q. T    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
; J8 r- {# X: q- s  p=====================================================================
% V. j4 D, `5 n! ^) w, u# I! q读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2 S/ m: o- T2 p. g  a9 J7 j2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
7 i. I5 @7 y, X5 ?8 g4 J3 ]    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
! k3 u! n5 a5 s  \0 |. R4 {1 t$ HENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
: m9 x5 h1 i/ H/ P================================================================
0 y. [- |% B  a9 J+ g$ c, }3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
/ q* ~. `) o1 `( y% z" R& k0 f# [================================================================

chichitete

8051内部电路是不是有code buffer?