ENE架构的问题

volpone

SPI flash rom挂在EC下面。
* E7 b9 T. N) g% T! ^: {# A# C8 {
) T- H6 j! @' L8 n0 J- I, r- K1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
5 t# W0 A$ }; O! Q8 }3 c0 N1 x    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
  ]2 c6 d; \# h7 |) H, u8 P( ~
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
% y0 m3 L1 Y& j% H0 `
( a% b. d% k) ~1 n) U4 h. g小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
% M) b7 O! ~, l, _6 V    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
' q! w% M  f; w0 }/ [=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
7 K0 G! p( q0 K$ X2 }=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
8 x3 ^" o6 \' U/ G( `5 f================================================================
' t' y5 P/ u# C! H0 b% \ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
$ g) k, a. f9 d+ L; I: e8 p( J================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
$ P" h% A  J# H4 B. t6 ^小弟是新手，没做过，各位大哥赐教
================================================================
" @, ?9 Q  X) T# K+ [8 I没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?