ENE架构的问题

volpone

SPI flash rom挂在EC下面。
" `7 A( p; A* p5 r- h: _7 v  S- |/ Y
9 y2 [4 V7 y& S0 x% a1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
$ d; g1 U3 Z9 ]- z) T3 t    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

" ?, [( Z( s) c! [  f3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
; k* G; F1 h" m2 L' Y( [
4 t) g: p' B% Y% q小弟是新手，没做过，各位大哥赐教。

! E2 w1 K+ q, V7 R6 z0 E" g[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
/ s$ X( B' |1 T0 ^* ?读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
8 D) y  C+ a2 r( ?" n! r3 q. r    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
. D7 `4 G  ?2 s1 j2 r( |================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
1 G; h, I) T0 S5 @0 _3 C3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
9 J7 L- q, d; V, q( T- [小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
& {4 T. a1 |9 m6 p/ V9 P' D================================================================

chichitete

8051内部电路是不是有code buffer?