ENE架构的问题

volpone

SPI flash rom挂在EC下面。

' m+ x. [) L. z9 H3 p" b1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
  K9 O% ?  @8 d6 Q/ Q/ U    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
9 f1 M" m9 b" E$ F8 Y# b
# \  c) }3 d8 z6 @% H4 p* P- r; O2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
' e4 N3 k( J; X% `" z  R  W4 D    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
' ]3 h! H5 e1 E- M
; h  w3 ^) N; }; u0 S# W3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
: o. p; {/ E7 S: T  c, g4 I
小弟是新手，没做过，各位大哥赐教。
7 e8 _0 g- p- x0 ~' a
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
3 v- o6 N* c. q( D    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
8 `3 ?; Q4 x/ B0 b. C2 Z5 w=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
% G+ m, v: A% _) Z=====================================================================
  V. S2 y7 h) O; v) D) R2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
2 q: n. f# T/ Q% }4 x' ^    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
* k0 c2 o: G) {# ]& s! _================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
+ ^! E0 y* k9 I. Z( N================================================================
! L) c  p  d: t+ x1 A' J% H3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
8 [; w2 r8 ?2 r0 s================================================================
( S, z' [. k! s) R没有指令。8051已经为你做好了这些
$ z1 [1 F) u" ]/ A# \/ f================================================================

chichitete

8051内部电路是不是有code buffer?