ENE架构的问题

volpone

SPI flash rom挂在EC下面。
4 V/ G2 n! ?9 D8 U0 x4 L
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
, y! r' ?) Z3 B  V  Q    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
# \5 F3 [, T5 Z* C
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
0 k1 K& I- {: L' y& F    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
  O0 H1 C8 h, Y7 Q1 T% R& O
$ R7 S# _8 k5 T% h3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
! J7 I" K& v6 l/ {; r
小弟是新手，没做过，各位大哥赐教。
2 s3 h8 r/ S+ p, E8 t. [2 X
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
6 w) H* V8 ^: s  w3 V1 }' z. t    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
1 V, y; V5 {# D=====================================================================
. D% i) ~" E( u) F7 \- ]$ d8 R读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
: L/ x$ A1 ]  J; y0 u=====================================================================
: w& N1 B- n8 n9 y/ w2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
1 ]0 C$ f* C  I, O    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
9 k' c' P4 t5 \/ uENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
* x* Z* C3 B; s0 v8 P因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
0 c: I2 G4 T9 y% y8 B4 \6 _! f; o================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
* W/ ]% Z; {, C% I4 Y  {小弟是新手，没做过，各位大哥赐教
# \" L7 R  C: k- V7 x* ~% j================================================================
" l' i$ A/ L6 I* g3 u# u没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?