ENE架构的问题

volpone

SPI flash rom挂在EC下面。
. T$ ?; v# ]8 `# ^: s5 J  Y2 b  ^
- \1 Q; I5 k3 `* T- q1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
4 n) F; i' J" d    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
' X1 j8 h. e$ f- t0 h$ |读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
8 C+ F8 q; w' u, M% r$ F: E=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
! }$ u8 C. b5 V2 v    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
" g* P  \: e1 [  {' L1 `  }3 M+ U2 H因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
& j* o: ]7 d2 Q7 r) M% e================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
4 ]; V- u5 s% ^1 q+ z. z$ t# V  p6 I小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
8 X7 c$ |( f. A$ r% T/ U& j================================================================

chichitete

8051内部电路是不是有code buffer?