ENE架构的问题

volpone

SPI flash rom挂在EC下面。

: \9 d" {6 J0 C1 F5 j" P0 S7 E0 }1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

  U( M0 \" O1 C2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
/ _/ W: `+ x" i3 X! R. W2 K' Y4 c    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
$ \* W+ \3 T* I/ @  B' s+ F" G
小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
& \, j, v; {* `6 B. @4 l=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
8 n  y0 |/ C( ~ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
7 |6 ], K8 h8 W( q9 P. _================================================================
/ C# M( M% u8 D( ]+ }2 }3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
( E" `; f( _# ~& e* H小弟是新手，没做过，各位大哥赐教
* d5 ]3 s8 A- U2 y8 f! B/ Y8 [================================================================
( o& G  w2 ?+ [没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?