ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
# Y3 W. D& G& f" l: J    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

# ]& R; @3 c! q  k7 I% a) n2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
* o: ]6 z- N2 U    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

9 \% c+ w) b" Y. B: f8 H小弟是新手，没做过，各位大哥赐教。
% ?( F. h6 I) _
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
5 N1 |+ j/ N* O7 v3 h    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
7 R' a9 H1 u0 j& ^/ I=====================================================================
9 y6 X7 f4 ]( Z+ r读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
& @% }: R  Z* h/ T1 Y: }=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
5 n9 s6 ?/ i0 W. V7 h! c    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
& t8 \5 ~7 `) |1 |================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
" O( c4 X5 T/ n! h+ S6 e小弟是新手，没做过，各位大哥赐教
# c3 W& f, C. M( k; I================================================================
没有指令。8051已经为你做好了这些
# n, K* Y  o& r- t2 X0 S7 }================================================================

chichitete

8051内部电路是不是有code buffer?