ENE架构的问题

volpone

SPI flash rom挂在EC下面。
/ Q% A2 x( K3 i2 B5 {8 K: `
1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
- {3 N7 g4 H2 Q: F    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
  p! e4 c5 {6 r# @' d
7 \3 @+ |4 I9 p$ {$ y( E2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
; j* s/ G; D1 _/ S* U. I    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
4 U3 v% J# I$ a7 D' M
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
( @/ c+ U. c5 C/ R# Q; _* ^
$ y. U$ B; B6 p  D小弟是新手，没做过，各位大哥赐教。

[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
9 v; i6 A6 R* E2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
/ i! z+ q( }8 b# `  }  h0 K+ x- X    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
$ |2 Z/ n1 R* M因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
) W8 H- h' w9 P0 @小弟是新手，没做过，各位大哥赐教
================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?