CPU Reset 后的前100多条指令

shermanliu

CPU Reset 后的前100多条指令
测试平台： Intel Menlow Crown Bench CRB
BIOS:             自带的 AMI BIOS

Below is the instruction and registers when CPU reset
- }( m4 u" |% u7 }F000:0000FFF0 EAAAFF00F0       JMP         far16 ptr f000:0000ffaa
' u+ R: g; B: L0 @" sEAX    = 00000000: AX=0000 AH=00 AL=00
EBX    = 00000000: BX=0000 BH=00 BL=00
9 \1 X0 y& S' C0 U2 f+ XECX    = 00000000: CX=0000 CH=00 CL=00
EDX    = 000106C0: DX=06C0 DH=06 DL=C0
EBP    = 00000000: BP=0000
( \/ a' ]' C& t8 d) W: o& zESI    = 00000000: SI=0000
6 W( n, p1 j- JEDI    = 00000000: DI=0000
3 K: e6 N. V, d0 V  o  LESP    = 00000000: SP=0000
$ F/ g, k, T- \3 |7 J. i* Z# VCS     = F000
" \+ h* @* _8 zDS     = 0000
% u" i1 w% I8 I" b3 l6 ?1 B7 x4 uSS     = 0000
( r7 z: I9 C% d, dES     = 0000
6 O: L7 q& y3 d# DFS     = 0000
+ n' ~/ m# Z/ s4 |# aGS     = 0000
; v! K, j# r  i2 ?6 X1 E2 y6 {0 j$ W% REIP    = 0000FFF0: IP=FFF0
EFLAGS = 00000002: FLAGS=0002 ID=0 VIP=0 VIF=0 AC=0 VM=0 RF=0 NT=0 IOPL=0 OF=0 DF=0 INF=0 TF=0 SF=0 ZF=0 AF=0 PF=0 CF=0
: X3 ~/ D1 S6 L% F( {; F  W( x* l' l/ f! kCR0 = 60000010: PG=0 CD=1 NW=1 AM=0 WP=0 NE=0 ET=1 TS=0 EM=0 MP=0 PE=0
CR2 = 00000000
CR3 = 00000000: PCD=0 PWT=0
CR4 = 00000000: VMXE=0 OSXMMEXCPT=0 OSFXSR=0 PCE=0 PGE=0 MCE=0 PSE=0 PAE=0 DE=0 TSD=0 PVI=0 VME=0

' e  ^8 U& ^& P) W7 uInstruction for CPU step 00
0 I- z; e  y7 F( t& ?/ ^: ?3 PF000:FFAA E9C300           JMP         near16 ptr 0070
* u6 Z% F& C2 j- X4 Y# }$ ?
7 p# Q: x0 O5 ?2 GInstruction for CPU step 01
  U$ w5 T9 P6 w: f1 E$ ?F000:0070 E9FD01           JMP         near16 ptr 0270
$ r, L, T+ x  ~% Z9 Z* T5 q9 m2 x
& S6 y5 q8 J) m. ^' AInstruction for CPU step 02
' n' K: j6 J/ X, XF000:0270 FA               CLI                     

Instruction for CPU step 03
F000:0271 FC               CLD                     

/ k' R# U1 W  V8 EInstruction for CPU step 04
  E' K# @+ y5 V% v/ @* @! \1 QF000:0272 668BE0           MOV         ESP,EAX     

7 x, h' \2 x3 g4 c( ~1 h9 OInstruction for CPU step 05
: F& [7 F! b4 f! U+ B% \! QF000:0275 8CC8             MOV         AX,CS      
: z8 p. W! r* x4 j
( I3 \; w: [. NInstruction for CPU step 06
F000:0277 8ED0             MOV         SS,AX      
, Y- W; p0 u7 B0 n4 Y0 O' W
7 |; I+ K2 p$ R, m7 bInstruction for CPU step 07
F000:027C E957FE           JMP         near16 ptr 00d6
% r; b" X! k5 D+ c  l
! g0 A; M/ z7 p' m/ m* {Instruction for CPU step 08
$ P, g6 k, N, @F000:00D6 E9A601           JMP         near16 ptr 027f

0 |# L/ I9 ?2 v+ ~) P* iInstruction for CPU step 09
2 r/ T2 l5 c/ S) x0 Y* d; TF000:027F B0D0             MOV         AL,d0      
0 x8 u2 m# Z' g3 H
Instruction for CPU step 10
F000:0281 E680             OUT         80,AL      
/ e1 N( c( W" `4 C( \
Instruction for CPU step 11
F000:0283 BF8902           MOV         DI,0289     

5 ^# w5 R  S3 |2 H% p6 WInstruction for CPU step 12
' d0 j' z9 @4 V1 P+ f8 ]F000:0286 E9AE06           JMP         near16 ptr 0937

4 f3 P' f; C; F' ?( e$ k" P- cInstruction for CPU step 13
9 v6 j6 u* \2 @4 UF000:0937 0F08             INVD                    
# [9 ]) |5 R* U4 d! w
# r- y9 p) W, g+ QInstruction for CPU step 14
F000:0939 0F6EFF           MOVD        MM7,EDI     

Instruction for CPU step 15
F000:093C 668BC4           MOV         EAX,ESP     
: C$ b, J" g5 [' v/ ~$ X
7 ~- _" p6 f- d5 b  Y- rInstruction for CPU step 16
F000:093F E97C08           JMP         near16 ptr 11be

Instruction for CPU step 17
( ^' q! c6 k4 }3 A8 mF000:11BE E981F7           JMP         near16 ptr 0942
9 ^# P" y9 @1 U* B" z
! u+ M7 ~4 W% Y0 |( \Instruction for CPU step 18
F000:0942 BF4809           MOV         DI,0948     
9 T2 m9 L$ Y8 G& _) |/ s( `3 I7 Z
: C! A7 O* e$ W' T1 y( \0 aInstruction for CPU step 19
F000:0945 E9C004           JMP         near16 ptr 0e08

Instruction for CPU step 20
" r. I3 e- }3 ~2 n8 P$ ^5 \F000:0E08 0F20C0           MOV         EAX,CR0     
( f3 d' S( P  E. F5 b% o7 y4 `
Instruction for CPU step 21
F000:0E0B 660D00000060     OR          EAX,60000000

Instruction for CPU step 22
& ]" P- {' j3 xF000:0E11 0F22C0           MOV         CR0,EAX     
' |) O7 R( M- g" ^, v
8 {% i; G9 k! o! V1 tInstruction for CPU step 23
F000:0E14 0F09             WBINVD                  

6 M7 V- @+ j- Z7 U/ rInstruction for CPU step 24
% ~0 g! |; B! F$ B, B, hF000:0E16 66B9FF020000     MOV         ECX,000002ff

4 O9 F+ l. V( k' A& cInstruction for CPU step 25
* C# l- j0 g- g7 Y' yF000:0E1C 0F32             RDMSR                  
. `% L0 H6 O+ E8 \" g
9 y% L8 J4 W1 [# j3 m  {9 P3 a, ]Instruction for CPU step 26
F000:0E1E 25FFF3           AND         AX,f3ff     

  F7 ~' C8 S8 b, f  r2 PInstruction for CPU step 27
F000:0E21 0F30             WRMSR                  
2 V7 Y  V) e; l
6 z% n! e  g5 q* q) F' EInstruction for CPU step 28
% h, r( `  D# ]F000:0E23 0F09             WBINVD                  

5 L- a2 Z) h6 g" h2 `Instruction for CPU step 29
0 C( p8 Y+ n- r0 Z5 dF000:0E25 0F20E0           MOV         EAX,CR4     
2 @5 P4 `  p  ?% h8 w+ Y
Instruction for CPU step 30
- h) F$ b. |! M5 l- \F000:0E28 247F             AND         AL,7f      
* T+ f( J! h, w) G9 T' @% Y* @+ O
+ R5 U0 P; J5 D7 YInstruction for CPU step 31
: z9 X6 e0 }0 sF000:0E2A 0F22E0           MOV         CR4,EAX     
" Z4 p( M8 i" E% j
Instruction for CPU step 32
6 I! X# p+ m& p$ u+ ZF000:0E2D 0F20D8           MOV         EAX,CR3     

8 B* C, H0 R6 p! t4 XInstruction for CPU step 33
F000:0E30 0F22D8           MOV         CR3,EAX     
8 R+ Y& o: W+ S  P6 y/ T! r# k
Instruction for CPU step 34
F000:0E33 FFE7             JMP         DI         

5 z7 D2 U5 S  @$ _) _2 k2 I3 K' UInstruction for CPU step 35
F000:0948 66B9FE000000     MOV         ECX,000000fe
9 f8 c2 W0 G$ n$ i
Instruction for CPU step 36
  P$ Q& a9 J  A3 Q& U. J5 C; }F000:094E 0F32             RDMSR                  
+ g8 }, T* K# U
  {9 X+ Y0 X8 K: k- s  ?5 n( ~Instruction for CPU step 37
0 g, r) m5 o/ ?8 r! XF000:0950 0FB6D8           MOVZX       BX,AL      

Instruction for CPU step 38
, r* ?6 n; }: K" g1 v9 sF000:0953 6633C0           XOR         EAX,EAX     

Instruction for CPU step 39
: G. m. b5 l& G( g/ qF000:0956 668BD0           MOV         EDX,EAX     
: z8 K+ I9 q' [' _7 @9 N; w
2 v: O$ E! f( ^' q0 q2 d7 @+ aInstruction for CPU step 40
F000:0959 B95002           MOV         CX,0250     

8 }' b1 |2 m* m# r( c2 G1 a+ TInstruction for CPU step 41
; V9 u1 L" ]) {# [  d# O. \F000:095C 0F30             WRMSR                  
! n+ e! z+ z7 R  i) T
0 L8 r  t: A3 [! G+ o* O+ ]. k( a) ^! {Instruction for CPU step 42
! B& w0 U) s: I" N/ SF000:095E B95802           MOV         CX,0258     

Instruction for CPU step 43
F000:0961 0F30             WRMSR                  

" h; |  Z( z3 V' B2 kInstruction for CPU step 44
  G3 k! r! k8 u5 NF000:0963 B95902           MOV         CX,0259     
- D: ~* I3 B) Y0 a
& J/ H, n, x9 Q0 D+ B" G6 _Instruction for CPU step 45
) A0 W$ W3 _9 k7 e. n9 i3 QF000:0966 0F30             WRMSR                  
! I4 |  z2 \/ l) ^* _6 g
" V5 \# f( q0 j6 @Instruction for CPU step 46
# z: t% h* i" {4 F1 GF000:0968 B96802           MOV         CX,0268     

Instruction for CPU step 47
F000:096B 0F30             WRMSR                  

Instruction for CPU step 48
F000:096D B96902           MOV         CX,0269     
% g% i' `, g0 |! F" _+ U! Y/ J6 Z
6 b6 h9 Z8 ~* R0 F+ jInstruction for CPU step 49
9 W3 J7 T  k+ o% U/ CF000:0970 0F30             WRMSR                  
9 Y/ T& H- g( g1 c, h
& R) r2 J0 Y2 G. o6 SInstruction for CPU step 50
* k/ C; i6 j( {2 B% zF000:0972 B96A02           MOV         CX,026a     
1 |- R+ c6 X9 W- [- v1 }" S
% m7 `5 o6 K8 Z- {Instruction for CPU step 51
F000:0975 0F30             WRMSR                  
+ ?7 h8 X6 k: i; T( F9 p: _
! J4 \1 c& b7 z& ~+ s* H! P/ j8 jInstruction for CPU step 52
0 j6 W5 @9 Z' mF000:0977 B96B02           MOV         CX,026b     

4 r4 c  @$ y* w1 I( _Instruction for CPU step 53
) v; `. X- r9 j7 Q5 |F000:097A 0F30             WRMSR                  

, k# P  X8 [% ~7 L0 L" l" j$ `Instruction for CPU step 54
% @6 L7 p) c' yF000:097C B96C02           MOV         CX,026c     

Instruction for CPU step 55
7 _$ c4 |; V2 J, n! a8 M4 nF000:097F 0F30             WRMSR                  
: A' i$ {, Z! m+ {/ a+ ?, z
8 V" m9 O5 @1 o4 F, y/ S" JInstruction for CPU step 56
+ K2 y7 v& f! M# A8 U& \F000:0981 B96D02           MOV         CX,026d     
: G* \; r9 |4 P2 I& s+ ~0 ]$ ~
0 S6 @& Z! ~$ ?5 ]( `* u0 zInstruction for CPU step 57
: ~5 r& H* ~( q$ PF000:0984 0F30             WRMSR                  

Instruction for CPU step 58
5 M1 y! j7 t" BF000:0986 B96E02           MOV         CX,026e     
  Q2 u  v4 c1 k/ ~
' Q/ u9 X7 ^6 A) C% X. sInstruction for CPU step 59
F000:0989 0F30             WRMSR                  
  ~: L) R& }5 V
  R: j& ?1 m9 H, `7 l6 C( Y% tInstruction for CPU step 60
  Q- y# @' |: n& o* GF000:098B B96F02           MOV         CX,026f     

Instruction for CPU step 61
) ^! {; |$ m# `3 k' P+ f5 \9 T$ D/ EF000:098E 0F30             WRMSR                  
* V- J2 V9 t* |, b1 y0 @
Instruction for CPU step 62
0 |' M) d- [- m; ?) w; J! ?F000:0990 D1E3             SAL         BX,1        
- i, h# u1 B& g, D3 y. i! K2 n9 Y$ k
0 |2 p# c; t5 |. \" n# E/ VInstruction for CPU step 63
F000:0992 B90002           MOV         CX,0200     

Instruction for CPU step 64
1 M2 G- C  t' ?* @: n; z( BF000:0995 4B               DEC         BX         
$ H5 W: }  D. J+ ?
Instruction for CPU step 65
F000:0996 0F30             WRMSR                  
$ v* V1 R7 X/ k+ j& `" v/ j
$ ^9 L5 r) ^6 W  G7 ?2 _7 A- cInstruction for CPU step 66
F000:0998 41               INC         CX         

Instruction for CPU step 67
F000:0999 0BDB             OR          BX,BX      
7 c" q- N& ^, T, \$ v. V# T/ e
% v& i& p' f% t# i( N" @: BInstruction for CPU step 68
F000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 69
2 }, L2 ?& V/ {  J* VF000:0995 4B               DEC         BX         
$ _) l1 A' S: L+ C& i3 ?
2 V' i5 i: I' W( `/ JInstruction for CPU step 70
F000:0996 0F30             WRMSR                  

Instruction for CPU step 71
F000:0998 41               INC         CX         

Instruction for CPU step 72
7 |$ X+ R3 N. E  ^( m3 H" RF000:0999 0BDB             OR          BX,BX      
! M$ H* S! A! a$ d2 ]2 k
Instruction for CPU step 73
  Y3 E  w# q3 HF000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 74
F000:0995 4B               DEC         BX         

- h9 g2 _* A: X$ A& X* aInstruction for CPU step 75
F000:0996 0F30             WRMSR                  

Instruction for CPU step 76
F000:0998 41               INC         CX         

6 Q7 T3 v  p" \& ^! {5 |Instruction for CPU step 77
F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 78
F000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 79
$ u9 J: x, n6 u. L& M+ {F000:0995 4B               DEC         BX         

3 T& f9 Q) P0 R6 t( i6 i  wInstruction for CPU step 80
+ \4 a9 }) C  M. q+ p9 vF000:0996 0F30             WRMSR                  
' [# e/ k2 g  M/ |; x5 z. {) W
# Z: p- b# _0 f" `3 wInstruction for CPU step 81
0 A$ |) T0 g' }+ K& ?! E9 r- \* e% FF000:0998 41               INC         CX         

Instruction for CPU step 82
F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 83
" O5 Z& ~% \2 n: B4 K, fF000:099B 75F8             JNE         short ptr 0995
" @$ P, ^# m$ z7 C" `! }2 M/ u0 h
! G2 m, ]7 l! fInstruction for CPU step 84
F000:0995 4B               DEC         BX         
; `) ]# ?  f9 Z
% F. j; i) i! G) e2 X# kInstruction for CPU step 85
F000:0996 0F30             WRMSR                  
% L; L8 Z! I% c- [! Y8 ~3 d
" g0 O2 e% n9 [5 }1 ZInstruction for CPU step 86
F000:0998 41               INC         CX         

Instruction for CPU step 87
F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 88
F000:099B 75F8             JNE         short ptr 0995

+ n! b" Q! T6 k1 _) h# H3 pInstruction for CPU step 89
) X: R1 }+ F7 IF000:0995 4B               DEC         BX         
, ]* g/ K5 H; |, f) }6 Z
4 b9 l% ^! G# ?: TInstruction for CPU step 90
F000:0996 0F30             WRMSR                  

2 i& G/ l. T6 aInstruction for CPU step 91
6 @+ U0 [8 M/ J, m3 F; ~% L$ y+ ?3 WF000:0998 41               INC         CX         
* n2 Z* [; K* ?! v+ y+ ^3 \
Instruction for CPU step 92
F000:0999 0BDB             OR          BX,BX      

0 G8 y( d* Q: ^# qInstruction for CPU step 93
F000:099B 75F8             JNE         short ptr 0995

4 b6 J  l  w/ L3 d* {: \  W% wInstruction for CPU step 94
F000:0995 4B               DEC         BX         
2 p- U3 v. D% `1 T6 e
# e5 X1 i& P# A' h5 [8 d1 d0 jInstruction for CPU step 95
F000:0996 0F30             WRMSR                  
5 b6 u% l/ i  B
2 Q, D' E; T/ h/ }! v$ ?* cInstruction for CPU step 96
' `" E9 ?+ J% `7 Y8 HF000:0998 41               INC         CX         

+ b  F8 M. X2 t" X( ~: vInstruction for CPU step 97
F000:0999 0BDB             OR          BX,BX      
1 V0 @" ]/ j( q  S6 x. i
. d* Z' E* I% ^! ]# |Instruction for CPU step 98
: l8 {+ [# N6 j5 JF000:099B 75F8             JNE         short ptr 0995

* {2 ]# N) z2 [* TInstruction for CPU step 99
F000:0995 4B               DEC         BX         
2 J! Z( \5 g7 z7 ?: Q
0 V5 W& X  T  F% P9 _Instruction for CPU step 100
/ y/ I- t( h3 j! Y; v  }F000:0996 0F30             WRMSR                  

Instruction for CPU step 101
F000:0998 41               INC         CX         
+ Z; y8 B. X2 {
, }  {4 B  E- C- {5 D& s# ]- G4 oInstruction for CPU step 102
F000:0999 0BDB             OR          BX,BX      
5 U" W$ H; i" ^- z7 A
5 D3 H5 v5 p- B* t& Y- [Instruction for CPU step 103
F000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 104
/ G5 q8 U4 y# {6 x4 j8 L& l- NF000:0995 4B               DEC         BX

shermanliu

哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
5 q$ v5 i# T4 I+ N- E. X8 PInstruction for CPU step 00
" e7 b& ~4 D  P) O" d7 g+ ~" O1 ~F000:FFAA E9C300           JMP         near16 ptr 0070
Instruction for CPU step 01
F000:0070 E9FD01           JMP         near16 ptr 0270
, o" C! |$ P9 M- W
这里也是一样的，不懂为什么要这样做？
Instruction for CPU step 07
F000:027C E957FE           JMP         near16 ptr 00d6
Instruction for CPU step 08
F000:00D6 E9A601           JMP         near16 ptr 027f

qdk0901

近跳转只能跳到前后 128byte的地址范围内

childz

如果能标上每条语句的作用，那就更好了

childz

原帖由 qdk0901 于 2009-6-12 23:58 发表
* U# ~# u! T9 d2 z! p% \, H近跳转只能跳到前后 128byte的地址范围内

-_-!jmp short X----->在ip=ip+8位位移
1 e- A6 A% `- o: R" }/ Tjmp near ptr X ------>ip=16位位移

[ 本帖最后由 childz 于 2010-1-16 17:14 编辑 ]

childz

原帖由 shermanliu 于 2009-6-10 13:09 发表
哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
+ I; Z  r7 U, y0 HInstruction for CPU step 00
9 Z( X9 h5 d  g( V0 S/ }: sF000:FFAA E9C300           JMP         near16 ptr 0070
  Y$ ]. }3 F$ I: T5 q' iInstruction for CPU step 01
: z; R) e* k! C9 O, I) EF000:0070 E ...

& Q, d3 h9 v, V& d- o* W我的理解是可能为了延迟
9 e# k$ p: T* k6 l$ M1 S楼下继续

xtdumpling

个人觉得这个要看源代码才知道。
例如：
jmp_proc macro label
    jmp label
label&End:
endm

xxx_init proc
0 @! S  y4 e# ?    jmp xxx_initEnd
xxx_init endp
: H+ n6 F% Z$ d. U这里调用就会是上面那样的两个jmp了：
jmp_proc xxx_init

* G/ _- ^* `+ z! h7 T  N[ 本帖最后由 xtdumpling 于 2010-1-29 13:47 编辑 ]