CPU Reset 后的前100多条指令

shermanliu

CPU Reset 后的前100多条指令
: a1 Y% M" d" A- ^测试平台： Intel Menlow Crown Bench CRB
# n' a3 t$ R/ CBIOS:             自带的 AMI BIOS
# g' P' v! U' S( V
Below is the instruction and registers when CPU reset
$ G" w4 F; H9 |! xF000:0000FFF0 EAAAFF00F0       JMP         far16 ptr f000:0000ffaa
EAX    = 00000000: AX=0000 AH=00 AL=00
EBX    = 00000000: BX=0000 BH=00 BL=00
/ x$ z( v6 k+ q8 X& W: l! r* zECX    = 00000000: CX=0000 CH=00 CL=00
9 V- M* r, K  T1 e. t+ c: KEDX    = 000106C0: DX=06C0 DH=06 DL=C0
+ i% H4 p8 k  @' F4 z: U" DEBP    = 00000000: BP=0000
ESI    = 00000000: SI=0000
! a) m8 `/ I1 _' Y5 LEDI    = 00000000: DI=0000
ESP    = 00000000: SP=0000
/ M/ ~. o8 o2 X6 T6 _1 UCS     = F000
DS     = 0000
5 t& j" P4 O0 L7 e6 o, i0 }SS     = 0000
ES     = 0000
( T+ Q$ U7 j  Z$ X- z7 |9 rFS     = 0000
GS     = 0000
EIP    = 0000FFF0: IP=FFF0
* {) g6 l% u! W0 T, u! e# CEFLAGS = 00000002: FLAGS=0002 ID=0 VIP=0 VIF=0 AC=0 VM=0 RF=0 NT=0 IOPL=0 OF=0 DF=0 INF=0 TF=0 SF=0 ZF=0 AF=0 PF=0 CF=0
CR0 = 60000010: PG=0 CD=1 NW=1 AM=0 WP=0 NE=0 ET=1 TS=0 EM=0 MP=0 PE=0
9 G1 x( v4 ?' G/ L- I3 E3 r0 @CR2 = 00000000
CR3 = 00000000: PCD=0 PWT=0
& ~$ l3 g9 L( }/ J, g3 [: oCR4 = 00000000: VMXE=0 OSXMMEXCPT=0 OSFXSR=0 PCE=0 PGE=0 MCE=0 PSE=0 PAE=0 DE=0 TSD=0 PVI=0 VME=0

+ n  E- H9 m2 VInstruction for CPU step 00
: Y; t0 w; L' M6 m8 a7 GF000:FFAA E9C300           JMP         near16 ptr 0070
+ X6 Q4 z2 e8 q7 j/ e5 U/ l  c
! k! b# z& _/ lInstruction for CPU step 01
7 ^2 W# N( [" @  A0 xF000:0070 E9FD01           JMP         near16 ptr 0270
/ m" i+ m* |+ r8 b' `5 h
5 \1 m8 ~" r7 W) M% PInstruction for CPU step 02
& [+ l8 f$ j% u6 \4 Z% S8 C& uF000:0270 FA               CLI                     

Instruction for CPU step 03
) z. o; ^" D1 o, A* NF000:0271 FC               CLD                     

Instruction for CPU step 04
F000:0272 668BE0           MOV         ESP,EAX     
( T7 |/ w) w8 O2 D
3 B3 J5 A, ]& q4 y" M  FInstruction for CPU step 05
F000:0275 8CC8             MOV         AX,CS      
1 ~8 R2 P( |7 V/ O. I$ [/ j
* K2 p0 u" v0 X  L; ~Instruction for CPU step 06
F000:0277 8ED0             MOV         SS,AX      
$ b$ m2 X9 M' P9 K0 h
$ C" T7 a( o* i+ m8 `" Q% {# ^Instruction for CPU step 07
F000:027C E957FE           JMP         near16 ptr 00d6
* c, ]- W4 Q& \6 Z
7 U/ B# V6 S4 P% Q2 f6 b' dInstruction for CPU step 08
F000:00D6 E9A601           JMP         near16 ptr 027f
& v& y# u# C4 i* \1 N$ ~$ W
Instruction for CPU step 09
& Q! I9 Z9 G; E  e8 C$ wF000:027F B0D0             MOV         AL,d0      
. ^0 @1 C+ U* `+ K8 z) L& [  J, |
# E! N; N; |- q9 W2 W4 FInstruction for CPU step 10
F000:0281 E680             OUT         80,AL      

# [6 ~, t6 u9 A8 [2 M) p; V7 SInstruction for CPU step 11
F000:0283 BF8902           MOV         DI,0289     
! }- L7 y6 l# e2 ?
Instruction for CPU step 12
8 |  |% l9 g  d1 Q$ RF000:0286 E9AE06           JMP         near16 ptr 0937

, a9 u+ r/ i& y/ S7 @+ M' uInstruction for CPU step 13
2 o8 Z' ?4 ~5 G6 v4 kF000:0937 0F08             INVD                    

Instruction for CPU step 14
F000:0939 0F6EFF           MOVD        MM7,EDI     
+ Y9 O. y$ u- p- e
  |: Y( d" _$ m" RInstruction for CPU step 15
/ Z4 U, H! g; Q& F7 _# ^F000:093C 668BC4           MOV         EAX,ESP     

Instruction for CPU step 16
F000:093F E97C08           JMP         near16 ptr 11be

Instruction for CPU step 17
: A' @/ `% V: X4 aF000:11BE E981F7           JMP         near16 ptr 0942
* N" x8 G: ]% Y% J$ p2 c
# t  \3 k/ X+ B5 P7 e  u& K+ e$ hInstruction for CPU step 18
# G1 _( I% k, ]8 t) ^, AF000:0942 BF4809           MOV         DI,0948     

Instruction for CPU step 19
( E/ g9 d: H$ nF000:0945 E9C004           JMP         near16 ptr 0e08

Instruction for CPU step 20
F000:0E08 0F20C0           MOV         EAX,CR0     
+ ]) @3 V; H4 a( z
Instruction for CPU step 21
F000:0E0B 660D00000060     OR          EAX,60000000

Instruction for CPU step 22
F000:0E11 0F22C0           MOV         CR0,EAX     
3 E, ?" M$ P, z* f+ F' n: e
Instruction for CPU step 23
& F2 |* Q' m, E9 d6 i# QF000:0E14 0F09             WBINVD                  
/ `8 F7 }3 W/ K- t# F
3 @$ n/ e# Q& gInstruction for CPU step 24
F000:0E16 66B9FF020000     MOV         ECX,000002ff
9 h1 x0 y( B6 i. R' c# [7 u. h8 z- V
Instruction for CPU step 25
F000:0E1C 0F32             RDMSR                  
6 q4 l7 k7 L7 O7 Y) A) J# ]
! z+ R0 ^* L4 z( z" nInstruction for CPU step 26
F000:0E1E 25FFF3           AND         AX,f3ff     
; _! ^& u4 x8 o: M
Instruction for CPU step 27
) _- B: S  i9 RF000:0E21 0F30             WRMSR                  

Instruction for CPU step 28
F000:0E23 0F09             WBINVD                  

Instruction for CPU step 29
9 D9 _7 h* Q# G0 [* H- eF000:0E25 0F20E0           MOV         EAX,CR4     
) @) v0 F, O' f9 b
: g+ N4 W" {' d0 ^! u, kInstruction for CPU step 30
F000:0E28 247F             AND         AL,7f      
# `3 j* ]; I+ Y+ k
Instruction for CPU step 31
F000:0E2A 0F22E0           MOV         CR4,EAX     
; W6 O2 ?0 k" ~  f# [* d
/ I0 g+ U" B4 S5 AInstruction for CPU step 32
" p6 r, T0 X% s" e6 F/ D; yF000:0E2D 0F20D8           MOV         EAX,CR3     

Instruction for CPU step 33
F000:0E30 0F22D8           MOV         CR3,EAX     

6 b" l" A" W$ g) e, z# |7 pInstruction for CPU step 34
- t8 {1 C: S9 v6 @: R7 ^F000:0E33 FFE7             JMP         DI         

Instruction for CPU step 35
) u( l& T' z$ K- n" sF000:0948 66B9FE000000     MOV         ECX,000000fe

, k( B  @$ e2 E7 N& gInstruction for CPU step 36
F000:094E 0F32             RDMSR                  
* w! C7 S5 {2 H; N5 h# L
( ~/ b. @7 ^7 N! B9 \0 g0 |0 B  jInstruction for CPU step 37
) q8 r  {3 q& m* wF000:0950 0FB6D8           MOVZX       BX,AL      
! j9 u' Z. o* L* a
) `* t' [4 m; _0 k$ P: lInstruction for CPU step 38
% [$ `! n# F  R2 {1 W% VF000:0953 6633C0           XOR         EAX,EAX     
* f5 m; p/ g+ \' r6 R
Instruction for CPU step 39
9 e' A! z1 t! }9 I" J! V; lF000:0956 668BD0           MOV         EDX,EAX     
9 m7 t3 K. ^* E  P+ _4 {& W7 m. ?9 n9 t
Instruction for CPU step 40
; G, r/ t0 ~3 C# `/ ?F000:0959 B95002           MOV         CX,0250     

: {8 |: `# f' Z* n. [; eInstruction for CPU step 41
7 z& T  d4 I: B' IF000:095C 0F30             WRMSR                  

Instruction for CPU step 42
3 o* b% u" G+ z9 f) NF000:095E B95802           MOV         CX,0258     

$ S. _5 N: `; B) F4 h- V( t8 iInstruction for CPU step 43
4 c. w, o# I* @. L" Y4 k9 u* KF000:0961 0F30             WRMSR                  
, e" x5 b& a  ^: [5 A' s
Instruction for CPU step 44
F000:0963 B95902           MOV         CX,0259     

Instruction for CPU step 45
F000:0966 0F30             WRMSR                  

Instruction for CPU step 46
& Z! t" b5 d: E! d- F0 iF000:0968 B96802           MOV         CX,0268     
' c3 b8 @. f. ?& ?' `9 h7 {/ p* l  ?6 V
Instruction for CPU step 47
/ n3 u+ f9 D0 h& c& d  ZF000:096B 0F30             WRMSR                  
# c1 b0 t( P9 o* {( H
Instruction for CPU step 48
  n8 W( \. C% f3 EF000:096D B96902           MOV         CX,0269     

Instruction for CPU step 49
; R+ [& }  q( Z. z: LF000:0970 0F30             WRMSR                  
/ D* C" \. @3 X+ x; Y2 {6 b
* _. v# F9 B8 V/ x% o' o' XInstruction for CPU step 50
4 X0 ~' E% @) r0 nF000:0972 B96A02           MOV         CX,026a     

! \3 y9 N1 X" |' B7 u7 a* ~6 T. \6 KInstruction for CPU step 51
0 q' P; U" T' S5 f/ DF000:0975 0F30             WRMSR                  

Instruction for CPU step 52
, e3 K: d/ h" L2 K" n- c# lF000:0977 B96B02           MOV         CX,026b     

Instruction for CPU step 53
- h4 x$ `0 i( [0 S' zF000:097A 0F30             WRMSR                  
- y1 S1 G" n* Y6 ?( d
Instruction for CPU step 54
5 {; I- a# S# U( a! _! J' UF000:097C B96C02           MOV         CX,026c     
$ ]! j0 X7 i" I+ n
Instruction for CPU step 55
F000:097F 0F30             WRMSR                  

Instruction for CPU step 56
7 L4 G$ ?! M  C% l. DF000:0981 B96D02           MOV         CX,026d     

Instruction for CPU step 57
4 K  x# E% M1 k% f7 gF000:0984 0F30             WRMSR                  

+ ~3 Z0 a/ N( M9 b2 i. u, y% s! uInstruction for CPU step 58
F000:0986 B96E02           MOV         CX,026e     

Instruction for CPU step 59
; T& a. I. G/ N% Z# R3 gF000:0989 0F30             WRMSR                  
* W& s+ L* V5 C
Instruction for CPU step 60
F000:098B B96F02           MOV         CX,026f     

& R1 q0 y5 v" |! H; yInstruction for CPU step 61
F000:098E 0F30             WRMSR                  

' n2 m) A9 t* w% I8 f- iInstruction for CPU step 62
; Y' C$ D0 ]7 s! y+ aF000:0990 D1E3             SAL         BX,1        

Instruction for CPU step 63
F000:0992 B90002           MOV         CX,0200     
. V' G. |! C8 c$ i* I4 \
; b1 P" ^$ g, f" x1 x+ o7 lInstruction for CPU step 64
F000:0995 4B               DEC         BX         

& y, p, t7 L9 aInstruction for CPU step 65
F000:0996 0F30             WRMSR                  
, E  C1 q8 W0 u2 s' e
Instruction for CPU step 66
0 q" @5 r1 x" r6 [) v* PF000:0998 41               INC         CX         

% f+ y( a5 X3 T( h9 t) k; yInstruction for CPU step 67
5 v; h) F$ {4 M& S2 e4 B* }( QF000:0999 0BDB             OR          BX,BX      

2 N3 t5 l9 H! \! m% q$ wInstruction for CPU step 68
F000:099B 75F8             JNE         short ptr 0995
9 @$ h2 n' x  F3 ^& q9 h# Q
Instruction for CPU step 69
. v' N' F2 E2 l" T1 @1 {0 M& c2 iF000:0995 4B               DEC         BX         
- I/ h" A( r: H0 u  b" f3 [& y) Z
! E# l7 D. A! e. @, D" rInstruction for CPU step 70
. a8 o2 F# ?- yF000:0996 0F30             WRMSR                  
/ h6 @2 P0 x2 d( j$ o9 W
1 |. A! L7 [5 K$ b4 e) x' EInstruction for CPU step 71
F000:0998 41               INC         CX         

Instruction for CPU step 72
! X2 |8 E7 {, F/ |) h' y4 v5 B  AF000:0999 0BDB             OR          BX,BX      
4 q6 p/ o. A& Y  I: d% o9 C# p5 K
1 \1 {/ F+ i* z9 G: e8 `Instruction for CPU step 73
0 _8 e" C6 b% }" c# A* W* Y9 hF000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 74
3 b8 {4 X" }: ^# D! YF000:0995 4B               DEC         BX         
- F1 v1 _! Z- ?6 O3 D, j8 p6 H
Instruction for CPU step 75
% }& Y" V* Z, }( [) |/ q+ vF000:0996 0F30             WRMSR                  
1 I" a( q; @) R' d5 \
Instruction for CPU step 76
" L9 I; k$ F6 g" \- _F000:0998 41               INC         CX         
* h. ^5 s! m% y' b+ b
. l; V' U2 \$ L: p$ F& zInstruction for CPU step 77
" i6 u1 [% ~. @+ N/ [: |! |F000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 78
2 m& p( e/ d2 S# ^1 g$ jF000:099B 75F8             JNE         short ptr 0995
4 S' W3 R& }" o( a6 _4 w" E
Instruction for CPU step 79
F000:0995 4B               DEC         BX         
( n& ^6 i' w' V! F" e9 m
: X0 o/ y* ~$ l. a4 z0 M7 D& n: m8 WInstruction for CPU step 80
" }! i' a7 n* a- a3 eF000:0996 0F30             WRMSR                  

Instruction for CPU step 81
) _: c) c: f( I# yF000:0998 41               INC         CX         

Instruction for CPU step 82
F000:0999 0BDB             OR          BX,BX      
. }4 T- R# M1 l+ _
8 H8 L/ _* z0 h. |1 w( Q) VInstruction for CPU step 83
F000:099B 75F8             JNE         short ptr 0995
  U- a* O% ?0 m& d# Z
Instruction for CPU step 84
2 D1 F- {% \2 n: _# ^F000:0995 4B               DEC         BX         

3 U% o$ H: r4 Y3 q9 kInstruction for CPU step 85
+ w" ]2 h- Y5 wF000:0996 0F30             WRMSR                  

Instruction for CPU step 86
1 R5 U( Q2 {2 \8 x( T/ @F000:0998 41               INC         CX         
0 C, r% J9 f# X' {% B
7 y& }! ]  s2 b8 Q- Q9 qInstruction for CPU step 87
( [4 }3 H- |3 h* V/ T$ rF000:0999 0BDB             OR          BX,BX      

Instruction for CPU step 88
F000:099B 75F8             JNE         short ptr 0995
; q0 c* t2 T+ M- M; s5 g  t/ j4 K
Instruction for CPU step 89
F000:0995 4B               DEC         BX         
  z: s+ c  k/ H' s) J3 {
1 h- z* N- \8 G# P& K, `Instruction for CPU step 90
, e% @, [/ [4 R! ]F000:0996 0F30             WRMSR                  

: s8 c$ @& N3 r7 c( @Instruction for CPU step 91
  y% q- l7 J7 \; q) H# U/ }F000:0998 41               INC         CX         

Instruction for CPU step 92
+ v. ]! i% C& o8 R) u; K3 `( eF000:0999 0BDB             OR          BX,BX      
6 a: s7 I3 S7 B) E8 a
9 W# |5 R- q. g$ @1 e7 KInstruction for CPU step 93
5 V0 i* K  V% ?$ M5 M2 V1 jF000:099B 75F8             JNE         short ptr 0995

Instruction for CPU step 94
& ?% ^, J) d# A/ T3 g& qF000:0995 4B               DEC         BX         

Instruction for CPU step 95
F000:0996 0F30             WRMSR                  
2 O/ D  o  z0 ~9 @' K
Instruction for CPU step 96
! t8 ^8 t) {. {3 k: b" D: kF000:0998 41               INC         CX         
" l1 y' v" C% o& B% k0 z
" L+ e( x1 b( A4 `  k* q, CInstruction for CPU step 97
# W6 G/ h/ J* |, f0 x4 E4 J$ r6 \F000:0999 0BDB             OR          BX,BX      

# A  }" l* C4 I0 f6 j7 c; y, w. G& N3 wInstruction for CPU step 98
7 T5 n: w5 T1 M8 |F000:099B 75F8             JNE         short ptr 0995
' U. `. i/ @6 ^$ A5 _: \6 l
Instruction for CPU step 99
F000:0995 4B               DEC         BX         
' \7 R* W% \6 b' P" @4 `
1 {8 d# J4 T. FInstruction for CPU step 100
F000:0996 0F30             WRMSR                  
; `$ x: u1 B( t! {/ \7 T- @
Instruction for CPU step 101
# [6 h& A! @. N7 s5 |, [  pF000:0998 41               INC         CX         
  W  y5 @' X; `  G
Instruction for CPU step 102
F000:0999 0BDB             OR          BX,BX      
& u3 W6 M0 R- U' R' @  t+ l5 ]
Instruction for CPU step 103
F000:099B 75F8             JNE         short ptr 0995
' k7 K. o3 w- t1 P9 p
Instruction for CPU step 104
% R( b: r% p. u# T" {F000:0995 4B               DEC         BX

shermanliu

哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
Instruction for CPU step 00
, g* Y2 _5 _- A. z) Z' N) v2 ^) O  dF000:FFAA E9C300           JMP         near16 ptr 0070
8 s& Y& ?4 a9 zInstruction for CPU step 01
F000:0070 E9FD01           JMP         near16 ptr 0270
5 K& m- G$ s+ X  s9 ?7 z
这里也是一样的，不懂为什么要这样做？
Instruction for CPU step 07
/ l' c: D# ^2 i) aF000:027C E957FE           JMP         near16 ptr 00d6
* J9 @' L, E+ x3 [' D7 mInstruction for CPU step 08
8 Y  v2 B- y9 p& RF000:00D6 E9A601           JMP         near16 ptr 027f

qdk0901

近跳转只能跳到前后 128byte的地址范围内

childz

如果能标上每条语句的作用，那就更好了

childz

原帖由 qdk0901 于 2009-6-12 23:58 发表
) ~0 |( v! m1 P近跳转只能跳到前后 128byte的地址范围内

# U4 B4 v* F: W; y9 m7 W-_-!jmp short X----->在ip=ip+8位位移
jmp near ptr X ------>ip=16位位移

[ 本帖最后由 childz 于 2010-1-16 17:14 编辑 ]

childz

原帖由 shermanliu 于 2009-6-10 13:09 发表
哪位大虾能否帮忙解释下以下语句为什么要用两个 JMP ? 为什么不直接 JMP to 0270 ?
  X7 h5 W5 Y: _: e  X) c1 r$ EInstruction for CPU step 00
F000:FFAA E9C300           JMP         near16 ptr 0070
Instruction for CPU step 01
# V6 |9 ~/ ?7 ?8 Y- T# OF000:0070 E ...

我的理解是可能为了延迟
楼下继续

xtdumpling

个人觉得这个要看源代码才知道。
例如：
jmp_proc macro label
" N; W+ j+ {: e) W3 ^    jmp label
label&End:
- e4 I" E4 T# ?5 Q  t- m" Z' nendm
7 ~/ W. s' F- u: J
; }% \! [: F" Q- X& D7 Ixxx_init proc
    jmp xxx_initEnd
( y$ e7 D, D, }6 z* Gxxx_init endp
, q4 s* y: S; @* I这里调用就会是上面那样的两个jmp了：
( ^7 n2 {5 s3 U3 f, r$ ujmp_proc xxx_init
5 Z8 w0 B& q: M  n! o
1 y0 O# S6 \0 l" @[ 本帖最后由 xtdumpling 于 2010-1-29 13:47 编辑 ]