ENE架构的问题

volpone

SPI flash rom挂在EC下面。
' U9 P' O+ ]5 U0 H5 J5 A( C# c
0 R8 V2 y2 C0 p8 m; f" P! j0 C1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
6 L% @8 o) A7 f& N$ C4 d4 M' X' }3 p    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
7 M$ r- J$ z6 [
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3 n/ E9 U( A* X2 y* w3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
2 D1 W' q$ S  }. y+ f
3 `* `5 {! g5 ^$ I9 ^3 X& C小弟是新手，没做过，各位大哥赐教。
' [8 U. q8 x2 Q$ F% _" W# I
[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
. Y/ m) [4 D$ b$ b    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
0 u0 ~+ Z, e5 [4 F' b1 O6 Q1 X=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
$ `& ]8 `+ [& m2 r: Q1 F# ?, J2 K=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
% [, B$ k0 V3 ^/ x% `/ @) e# P5 z5 O================================================================
ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
6 C' F6 n: Y8 l2 `' Z+ z/ M9 |================================================================
4 m1 ]8 B4 C" f, t# F% ^3 J; c没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?