ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

4 r: h/ t, @( A% d/ O9 F2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
3 P; [7 Q/ [/ L% ^    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
5 F- ?" j$ h! m7 e6 \- ~5 |" d& X
" p& _4 M4 e$ t9 Z小弟是新手，没做过，各位大哥赐教。

7 G; L3 i; V0 X5 U4 U% n+ s2 {[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
6 l; A' B" A' O$ R    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
8 p8 S5 q6 l0 N5 F" R=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
6 G! ]+ y' Z. @4 [7 P$ y2 k* p" S. [- j=====================================================================
4 A5 M& a$ }' R( R( m) y9 b2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
! h5 g' g* i2 U. t3 ~================================================================
" |( Y% N0 ?% Y9 kENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
! O# }4 ]0 {$ X( f3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
' ?' J0 Y+ ^& G& Y8 `  I================================================================
没有指令。8051已经为你做好了这些
  B) Q: i( o1 r================================================================

chichitete

8051内部电路是不是有code buffer?