ENE架构的问题

volpone

SPI flash rom挂在EC下面。

9 P9 U8 z9 @+ U% G1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
# m: U. D4 N+ \" e: `0 r9 v    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

3 E+ C2 v( D7 T4 t  V2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
+ W$ J+ D& K) t; q, y. C
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

小弟是新手，没做过，各位大哥赐教。

9 q2 a  v4 i* X" \/ z8 J# E) _[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
) M! [  H# z# H+ j1 x! H/ k6 N    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
% V1 |5 I' V5 C7 z=====================================================================
6 t# p& n; D/ k6 x/ S, ?+ U. P读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
) r7 Y$ {6 H% M( [$ [9 e& {4 H2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
. V& }3 X1 b9 I" E================================================================
9 u2 N+ Y9 f$ [7 T0 @ENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
* D" f# G) }6 s% b; J因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
) t! U" w# z; k7 ]( S================================================================
  i; \2 y0 y- q: i) w- K  b: l3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
* W/ b& `5 ]; [) G小弟是新手，没做过，各位大哥赐教
% v4 u7 l8 Q7 ~! x+ h4 s/ ]. l- W3 M================================================================
& V# @. X4 W8 `3 O没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?