ENE架构的问题

volpone

SPI flash rom挂在EC下面。

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
0 j0 }' n4 j6 C9 ^5 K    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

# r& S7 Y* L9 h5 `( i2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
0 e, H( [, i$ y2 R! }3 J2 p& A    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

' O! T2 F& }" B小弟是新手，没做过，各位大哥赐教。
% G  x$ Y3 Q. [% E( B+ W' c
) r3 d- D. A; B( E  ]/ y[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
3 s0 q: {7 Y; n: o, ?6 W1 D=====================================================================
  ~6 A: h% V8 [& {* |5 ]2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
* X9 y4 z: I& P================================================================
; t. C5 B: Y, X: c# D* bENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
" [/ q  A0 q; B8 w因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
" |; X5 h, O1 J! R4 v, \  v# y) E1 y3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
- p0 M6 [- y1 z* A" v$ C& X小弟是新手，没做过，各位大哥赐教
4 V' L2 Q7 F1 i  v/ }================================================================
没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?