ENE架构的问题

volpone

SPI flash rom挂在EC下面。

6 }& _" g; [8 @+ h" I1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
4 O# |# {. {+ p; s    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
, u* F7 F% J1 l* P
$ o2 F! d% D3 ?6 x- n3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？

" }' v$ I  n# F4 D- ?小弟是新手，没做过，各位大哥赐教。
( h+ s! m% m8 G) A
* ?/ |* x9 N7 I8 @5 d[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
* {8 y1 y7 C' z读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
4 j( h4 J; L2 Y* e. ~, g3 B================================================================
2 o; u3 H9 a8 O3 rENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
, `% y" B5 z7 h" _8 g$ t================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
小弟是新手，没做过，各位大哥赐教
2 `% x7 ~* x* R5 k================================================================
没有指令。8051已经为你做好了这些
+ j2 T$ q& b. x; H1 E3 E- a================================================================

chichitete

8051内部电路是不是有code buffer?