ENE架构的问题

volpone

SPI flash rom挂在EC下面。

- b! a/ k$ ~# E9 I2 A6 t( p8 T' \- h1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
# ^+ v5 L( b- v2 ^4 ^) E    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？

3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
1 }) @4 F0 u- v) g8 J1 j
小弟是新手，没做过，各位大哥赐教。
% j: g+ V" M% c9 {
& Y* [! Y7 F# W7 s[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
, F0 S- f4 f1 l6 g0 P. D. U- n, q=====================================================================
" c" q* c* o( a% A: _! S1 ^/ R2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
1 W5 q/ V; q7 f3 \$ G5 T    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
2 J/ U$ a# [! K( f# d. r================================================================
3 E8 d& a" [+ ?/ _' |1 i+ T: NENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
================================================================
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
* k' K! g( q3 B; Q9 C. Y- L/ {' U小弟是新手，没做过，各位大哥赐教
3 s7 a4 ]$ ?8 w' s================================================================
没有指令。8051已经为你做好了这些
" R2 }" G! `8 w4 n( f5 ^; T5 k* G================================================================

chichitete

8051内部电路是不是有code buffer?