ENE架构的问题

volpone

SPI flash rom挂在EC下面。

0 I) C/ J( d' j  a" F1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM，
; X8 B, h9 m: m    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？

2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
' ?$ E- Z3 u$ y1 A  S
3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
5 Q9 i$ M5 }# ]! {1 F, B# q
( n' j& y, i+ c  l  c小弟是新手，没做过，各位大哥赐教。

% j; C  ?: c3 v5 S6 B[ 本帖最后由 volpone 于 2009-8-18 10:38 编辑 ]

jacksonwxm

好问题，虽然在做ENE的EC，但是回答不来，顶一下吧，这里最近好冷清了。

qdk0901

1. 请问EC里的8051在fetch在SPI flash ROM code时，这时host通过LPC也要读或写SPI flash ROM
! B- U: V1 m7 i: h7 K# g, Q1 A    要让8051进入IDLE mode？这时是不是就是PETER大侠说的更新NVROM？
=====================================================================
读取由LPC to SPI桥控制，不需要你控制。写入需要让8051停止取指令
" G- G) d  |( U$ U& `( D3 }=====================================================================
2. 通过SPI fetch flash rom code，若8051 run 22MHz，SPI interface run 33MHz，来得及让8051每
    条指令fetch一次吗？小弟算好像来不及，莫非与晶片内部的2k-XROM有关？
0 E# P% N, P6 s9 i; {& _( G================================================================
9 ~* R) `) b* i0 LENE的EC是3 cpu cycles per instructtion cycles,而大部分指令又需要2个或者更多 instruction cycles，
7 o# k3 G9 a7 I/ S, q1 y因此，MIPS为3.7M，再加上有指令缓存，应该是来得及的
# l" [+ R+ \9 j8 L================================================================
& B% p0 W/ c- c" u" p, E* a: P7 H% V+ B9 i3. 8051 fetch SPI ROM 时，是用那条指令？参考peter大侠文章说的W25X80那颗，开机时，第一条指令要怎么读？
. _/ U: E* \/ }3 Q7 C! w" t7 u4 ^小弟是新手，没做过，各位大哥赐教
. d) j/ ]$ k" y8 u: L+ t- T================================================================
) o9 n8 q& K7 E没有指令。8051已经为你做好了这些
================================================================

chichitete

8051内部电路是不是有code buffer?