|
Cache As Ram9 F4 `7 _5 m X6 |) p e m" H" O
" u) p S) E0 ]1. Why need Cache?
$ i: O% ~; b! P4 u& x! ?4 G+ ]' M0 e+ I [* k$ R' z) M
Cache又称之为高速缓存,是为了弥补CPU和主存之间逐渐增大的速度上的差距 而被迫在两者之间加入的一个小的SRAM。现代处理器上通常都会有三级或者是四级缓存,这部分高速缓存通常被集成在CPU上,这些高速缓存也就是通常所讲的L1 L2 L3…。Cache的工作原理主要是基于两个原因:a).现代计算机存储体系的山状结构,在山尖的是最快的存储设备当然它的价格也最贵(如Cache),山底的就是容量最大 最慢的存储设备(如硬盘)。b).计算机对数据的访问有一个局部性的原理,这次被引用过的数据可能过一会还会被频繁的用到,而且该数据附近位置的数据也很可能会被用到。基于以上两个原因Cache的机制就被加入到了CPU中来。
$ r) n6 O A; b! y2 w' F
. E* V% b% Q+ I3 H7 {# s, ]3 t2. MTRR 9 n6 T9 ~$ a; z- s: H) f
5 \% e* [0 N% \- U6 N
提到Cache就不能不讲MTRR,MTRR全称是Memory Type Range Registers,基本上Cache相关的设定就通过设置MTRR才可以达到。MTRR分Fixed Range MTRR & Variable Range MTRR两种类型的Register 分别用于设置固定范围的内存属性和可变范围的内存属性。关于内存属性部分一共又有UC WC WT WP WB这些类型,关于MTRR的详细的介绍请参考Intel的三部曲 :)。我们可以通过设置MTRR中的内存地址区间的属性告知CPU如何去存取这段空间,当然在此之前我们先要设置CR0.CD bit去Enable Cache然后才可以去设置它。
' M/ f& a/ }7 \- B9 V, K0 |0 }0 S6 t2 T! r7 v
3. Cache for Stack & Code$ G* K _5 K# V2 o9 L
" @" H/ E2 g8 }' p2 c4 l6 LIntel现在的处理器基本上都支持在Memory初始化之前将CPU的Cache配置为可以R/W stack(当然可以配置的内存地址以及范围也都是有一些限制的),这也就是所谓的Cache As Ram。code stack和data stack必需在 4GB-64MB ~ 4GB的范围内,data stack必需至少举例code region 4KB,而且region的大小受限于MLC以及LLC。当然code region至少要将Intel MRC存在的位置包含在内。经由CPU提供的这个机制可以达成以下的目标:1.加快SBIOS的启动速度,post time的改善 那可是十分的明显的谁用谁知道:)。2.因为很早就有stack了(SEC),所以就能够使用高级语言像C去写code了,这样source code就会比较容易写,而且也可以设计的很优雅并且易于理解了。废话到此为止了,坚持无图无真相的基本原则,上一个基本的流程图作为结尾吧:)。4 Z& H9 x1 t' U8 \. l& H. X
/ p# h7 f$ K+ H9 c
) V4 t" l' t3 w5 e c- S. s% G
" X! s( Y3 _: E. I! u9 m3 \. o1 K- Y9 R# e2 {2 B# `
peter
3 R/ }7 j, ~8 c8 ]5 V1 l) I1 L
5 Z. }6 N }7 n" H- ~# z1 S$ [8 r/ L2010-09-05
6 ^; A: i) o) r" }9 f( s- d1 w0 T9 X
[ 本帖最后由 peterhu 于 2010-10-1 20:36 编辑 ] |
|