【原创】上海佳研仿真工作室期刊连载

jiayan

上海佳研仿真工作室期刊一

――――信号完整性SI（Signal Integrity）概述

& E' ~8 J" z+ T5 w7 c
    本文介绍了信号完整性（Signal Integrity，简称SI）的概念，必要性，既高速数字电路中出现过冲、振铃、较小的噪声裕量以及信号非单调性等SI问题，这些信号质量问题可以通过仿真分析在前期给予解决，以此来避免因SI问题导致的多次改版，从而达到缩短产品研发周期、降低产品研发成本的目的。同时本文还简单介绍了业界SI仿真开展的情况及仿真工具。文章的重点是介绍一个简单的仿真例子，并与测试波形进行比较，以此来验证仿真的准确性。详细情况请看附件中的期刊，谢谢您的关注！
7 B# I! h& k" @* N9 Z; a" q
    另由于时间比较仓促，水平有限，文章中难免有所疏忽，或者有不准确、不到位的地方，请各位高人给予斧正，万分感谢！

jiayan

上海佳研仿真工作室期刊二

% [" X" I; v# r7 o+ \. c2 E  W5 P

――――电源完整性PI（Power Integrity）概述

% r5 h2 i8 U  g( D% D3 d
2 a2 M) @, n) w& W& ^' ]* l' H2 H

   随着PCB设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当高速开关器件数目不断增加，核心电压不断变小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称PI(Power Integrity)。详细情况请看附件中的期刊，谢谢您的关注！

    另由于时间比较仓促，水平有限，文章中难免有所疏忽，或者有不准确、不到位的地方，请各位高人给予斧正，万分感谢！
) \- n8 A: d& g# p; n' I; O

jiayan

上海佳研仿真工作室期刊三

$ M6 c- |% f! A% |, u: `

――――电磁兼容EMC（Electromagnetic Compatibility）概述

2 h7 T$ C/ h+ {  对于当今的电子产品，其电磁兼容性（Electromagnetic Compatibility，简写为EMC）是指产品既不要产生过大的电磁干扰（Electromagnetic Interference，简写为EMI）影响其它产品或者设备的正常运行，又应有一定的承受其它产品或设备干扰的能力或抗扰度（Immunity）。板级EMC设计对于板级可靠性及系统级可靠性至关重要，板级EMC设计与SI、PI设计及分析关联性较强，如果在PCB板级很好地兼容SI、PI及EMC设计，对提高产品质量将有非常大的帮助。

   

    对于板级EMC设计，目前除了丰富的板级EMC规则、规范外，业界还有很多很好的EMC分析工具，这些工具不仅可以对板级信号进行EMI分析、对单板进行近场分析及远场分析，还可以进行板级EMC设计措施的定性及定量分析及产品的远场量化评估。详细情况请看附件中的期刊，谢谢您的关注！

    另由于时间比较仓促，水平有限，文章中难免有所疏忽，或者有不准确、不到位的地方，请各位高人给予斧正，万分感谢！

jiayan

上海佳研仿真工作室期刊四

――――DDRII接口SI仿真实例

   
8 J$ ^# v- r; K9 G    本文主要是用CADENCE软件对DDRII接口进行SI仿真分析，通过仿真分析确定VTT上拉电阻的取舍，匹配电阻取舍及ODT功能是否启用，验证现有布局、信号匹配措施及芯片内部接口配置是否满足信号质量要求，并为单板布线提供约束规则，保证单板信号质量及为单板降成本设计提供指导。
  \3 \# w# r  ]  B
    另由于时间比较仓促，水平有限，文章中难免有所疏忽，或者有不准确、不到位的地方，请各位高人给予斧正，万分感谢！

jiayan

仿真期刊五

7 z* y# i6 M. O) F% M* |

――――某CPU小系统子卡PI改进案例

        本文介绍某CPU小系统子卡因板级电源分配系统设计糟糕，通过测试发现子卡上3.3V IO电源平面噪声较大，已对子卡及主板内部的敏感电路和敏感信号形成了强干扰，造成系统工作不稳定。然后通过PI仿真分析，找到问题所在及给出解决措施，最终解决该问题。详细情况请看附件，谢谢！

jiayan

                  仿真期刊六
$ `2 f5 |) H: F         ------ 裸板通过EMC测试成功案例

4 d& l1 A% M5 ?8 u( P    本文是一篇将信号完整性知识、电源完整性知识、EMC设计经验应用于实际项目设计中，对单板的高速信号、敏感信号进行SI仿真分析；对电源平面进行PI分析，减少电源噪声；根据以往的经验，对整个单板进EMC分析、设计；最终使该产品在使用塑料外壳（裸板）的情况下，通过欧洲CE CLASS B级认证。详细情况请看附件，谢谢！

jiayan

                   上海佳研仿真工作室期刊七
               ---------- 拓扑结构及阻抗对信号质量的影响

  U9 u, q: V' Y; E) J
    本文主要讨论了高速信号拓扑结构和阻抗控制对信号质量的影响，我们主要通过SI仿真验证信号拓扑结构和阻抗控制对信号质量保障的重要性。文中对常见的菊花链，星型拓扑结构进行仿真对比，从中比较两中拓扑结构对信号质量的影响。同时本文还对传输线多种阻抗的情况下，进行仿真对比，从中比较各种阻抗对信号质量的影响。详细情况请看附件，谢谢！
% O9 V% c1 O5 u* Q1 f  ]  M

wyp0125

good
+ H6 ~, W' H2 e: _8 B! \# g, AThanks

jiayan

                       上海佳研仿真设计工作室期刊八

& T& o/ f& Z+ g: g( J7 W――――DDRII总线静态时序分析报告

# @9 F6 Q: M, r' q( F+ p4 H

  B* K! u) I4 U* c$ D, h" B   本文以一个实际的项目为背景，对该项目中MPC8568的DDRII接口进行静态时序分析，用于评估该接口的时序情况，指导PCB设计。本文阐述的是静态时序分析方法，主要是讲解整个DDRII接口时序分析的原理及简单的时序分析计算过程，这种方法适用于一般的接口时序分析，也是工程上最常见的分析方法。DDRII接口属于源同步时序，静态时序计算的公式可以简单的理解为：时序余量等于驱动芯片的输出有效窗口减去接收端芯片的输入有效窗口。当然在计算的过程中还要考虑串扰，ISI，SSN，走线不匹配等因素。这些因素理论上要通过严格的仿真分析得到，不过本文是静态时序计算，因此就简单的根据仿真经验评估这些因素。详细情况请看附件中的期刊，谢谢您的关注!
# q6 r0 c" _2 b# i! ~