找回密码
 加入计匠网
搜索
热搜: BIOS ACPI CPU Windows
查看: 31535|回复: 11

bini大哥请进,请教关于LPC与FWH

[复制链接]
发表于 2008-8-20 14:35:51 | 显示全部楼层 |阅读模式
请问FWH到底是什么东东?是控制芯片吗?他跟存放bios的Flash ROM芯片有什么关系?他跟LPC总线又有什么关系??8 G9 `  i1 f5 Z* N+ T
) s) h' c- L" B) C1 t
Flash ROM芯片是直接连在LPC上的吗?许多Flash ROM芯片资料中说支持FWH模式和LPC模式,是不是说有LPC就不能有FWH了?
" b* H1 P% l& V0 D& j
5 a9 q- W+ c* ]: t这些问题搞得我云里雾里啊,南狼大哥帮帮忙吧。
发表于 2008-8-21 14:36:05 | 显示全部楼层
在Intel® 82802AB/82802AC Firmware Hub (FWH)的data sheet里面,有下面一段话:7 D3 o; m5 z  I4 K! d& q5 m
The firmware hub relies on the Intel Firmware Hub interface to communicate with the outside world.
+ j# g- ^3 m$ @& {This interface consists of four bi-directional signals and one control input. The timing and electrical% v; C6 f+ }! r  R6 N" Q
parameters of the FWH interface are similar to those of the LPC interface, to provide compatibility$ a. {. Y: G- z) j7 w, y
between the interfaces, but differ in cases mentioned earlier in this section (clock pin capacitance), as& u. F9 C( X. i' o+ ?1 Y
well as in certain timing parameters. The Intel ICH has been engineered to accommodate both interfaces,0 N6 d3 z8 C# j0 d
which allows the Intel FWH interface signals to be communicated over the same set of pins as LPC. The& K7 z5 w2 A6 y  J# X+ Z. N% n
Intel FWH interface is designed to use an LPC-compatible start cycle, with a reserved cycle type code.
$ d: R6 A- h/ U# P( ?* F8 _This ensures that all LPC devices present on the shared interface will ignore cycles destined for the( G5 J1 G! C, i4 f$ O
FWH, without becoming confused by the different protocol.5 J' V1 K6 M5 ?5 n4 F( U  u
FWH和LPC基本是兼容的,不过FWH比LPC多几组命令
( }6 ?& v  J" j! P在ICH9上面LPC和FWH的数据地址控制信号线都是相同pin复用的,所以应该是二选一的吧.% M' Z9 M7 v$ q$ }4 Q# V; b
另外,可以看看这个:
  {$ ~, o- q4 A. ~* U$ cUS Patent 7249213 - Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
回复

使用道具 举报

发表于 2008-9-13 23:54:01 | 显示全部楼层
1、LPC总线简介
/ c$ C# ?, t1 [  P   LPC(Low Pin Count Interface)全称为“低引脚数接口”,是用于Intel架构主板互连协议,它是主板芯片组与外设之间的连接接口。( U  v5 ]* W: x6 l' W) C5 Q& t
   在早期的PC系统中,使用了基于ISA总线标准的8/16位扩展总线,BIOS与ISA子集相连,ISA子集称为X总线。这种体系结构为适配卡与  ^* D* N3 q8 V' m6 w0 [
   系统设计人员提供了一定的灵活性,但是由于软硬件标准缺乏统一性,所以这种体系结构通信速度较慢,经常在互操作上出现问题。" N1 `+ }+ g4 Q
       1998年初开始,整个业界都在努力从PC系统中取消ISA总线,以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
! B) w6 y, D: _2 m   将这一过渡定义为“PC 97设计准则”。随后,在PC 99规范中对过渡提出了更加详尽的计划,并将“即插即用”定为优先选择的扩展机
. w& m9 E( s6 v1 Z9 R1 u# |4 ?   制。与PCI、USB和1394总线接口标准类似,LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时,LPC接口规范还定义了可以挂
1 D! m2 t3 u- G   接在LPC总线上的功能部件,包括:
- V- x& m" h' i       Super I/O芯片(提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等);
: R8 a6 P- W# K0 Y6 @       音频接口(包括AC 97类似的设计);
/ U4 k& ~3 t" s2 |       一般应用存储器;
5 j: ]: S+ B0 @# S) a9 S       BIOS固件存储器。" s; w" B6 B" a+ f; p" y
   8 m& E! Q# y, E" j
   由此,可以总结出LPC总线的设计目的:" j; j) E" b9 b( R! L
       提供连接外部低速设备的总线接口;
- n1 Q( n- J8 v' ~6 R       与ISA/X总线兼容;
9 q; J# u  z" b% X/ E3 b$ J- x       比ISA/X总线使用更少的信号线,提供更好的性能与功能特性。# @6 @# j8 H9 d% X6 Z, g8 O+ \
2、LPC总线的技术特点& l- S. u& B' {5 C# V
   LPC总线为多路复用总线,工作在33MHZ下,与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个,而ISA总线却
7 Q& z" t0 \6 S8 G% R+ u需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问,因此可以提高系统的整体性能。LPC总线提供了X总线
7 z) e5 G2 M) g  k  B所有的循环类型,包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输,采用PCI时钟协议和信号,从而使传输速率更加容易控制& w! O1 I* t, ?8 i- N7 N" Q
,并防止了系统资源间的冲突。同时由于LPC总线平衡性更强,所以整体性能优于ISA总线系统。
6 C, @3 K+ H( X2 V1 G5 @) {9 t' @. I6 ?1 A) [
LPC总线接口定义了7个必需的信号和6个可选的信号,这些信号中,很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要, W3 N6 }& [( Q+ K7 t
实现必须的信号,而可选的信号则可能在主控端或外设端中不需要实现。
" J( y. J; p0 \   LPC必需的信号
% R; l& p' x. n4 aLAD[3:0] 地址和数据分时复用信号。
/ Q5 A- _  \' H% FLFRAME# 帧周期信号,LFRAME#有效预示总线传输的开始,它由当前主设备驱动。3 _! u; t8 k/ r# x) E' `
LRESET#复位信号。9 i+ D' _2 j+ c. |0 g9 W
LCLK 33MHZ时钟信号。
回复

使用道具 举报

发表于 2008-9-17 18:13:21 | 显示全部楼层
我也有相同的困惑。从FWH spec来看,LPC和FWH是有差别的,这从flash 芯片有LPC模式和FWH模式之分也可以看出来。但从LPC 1.1 spec来看,LPC bus有专门支持FWH的bus cycle: firmware read/ write,从这个角度来说,FWH可以看成是一个LPC bus device。
回复

使用道具 举报

发表于 2008-9-18 20:24:11 | 显示全部楼层
看了下FWH spec,LPC 1.1 spec和一些flash chip的文档,大概明白了。
; y& C" e! i- M- x9 i% Z0 o. [# t
Host通过LPC memory cycles来读写LPC接口的flash芯片上的数据。但是LPC memory cycles一次只能访问一个字节,性能较差。为了加快flash芯片的访问速度,Intel引入了FWH接口对LPC 1.0接口加以扩展。FWH接口和LPC接口兼容,复用了LPC接口中的5根信号线,并使用LPC接口中保留的两个cycle来支持多字节的传输。这两个cycle随后补加入了LPC 1.1 spec,即firmware read/write cycles。因为FWH接口是需要Intel授权才能使用的,所以一般非Intel的芯片组上是没有FWH接口的。
! o' H- r8 |2 u8 F/ `: O) f
0 A$ U$ c# w% K& y$ s/ @市面上许多的flash芯片支持FWH/LPC双接口模式,目的是为了同时支持Intel和非Intel的芯片组。当工作在FWH接口模式下时,flash芯片支持firmware read/write cycles,如果是在LPC接口模式下时,则支持普通的LPC memory cycles。
回复

使用道具 举报

发表于 2008-9-19 10:11:22 | 显示全部楼层
学习了, ; o& k" X, o- l& M7 ?
谢谢!
回复

使用道具 举报

发表于 2009-2-16 21:10:41 | 显示全部楼层
還有一點因素是當初南橋陣營不同的問題
回复

使用道具 举报

发表于 2009-2-19 10:28:31 | 显示全部楼层
我之前也搞不懂,终于明白了。还是这里高手多!
% k1 F  ?" F6 ^7 U, X- l! {$ D# C  q' y- I- g- V  v
另外,我看ICH8的datasheet,有两个SPI接口可以接FLASH。那如果是用SPI FLASH的话,mem map中原来target为FWH的部分是不是就自动target到SPI了?还是有寄存器配置选择?
回复

使用道具 举报

发表于 2009-3-11 08:35:07 | 显示全部楼层
选择SPI还是LPC启动是由硬件决定的,好像是由南桥SPI_CSI#和GNT0#的电平决定。
回复

使用道具 举报

发表于 2009-5-21 23:01:40 | 显示全部楼层

顶一下

好东西!真的是在这里学到不少东西啊
回复

使用道具 举报

发表于 2010-11-18 11:13:45 | 显示全部楼层
大概知道FWH是做什么的了
( B) l! s% u1 j& R不过我认为fwh好像是用来控制shadow ram的吧 将内存映射和分配+ K2 N& L" n  A' N
个人愚见
回复

使用道具 举报

发表于 2012-4-9 10:39:58 | 显示全部楼层
楼上严重错误!请多看SPEC
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入计匠网

本版积分规则

Archiver|手机版|小黑屋|计匠网

GMT+8, 2026-10-20 07:38 , Processed in 1.739782 second(s), 17 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表