找回密码
 加入计匠网
搜索
热搜: BIOS ACPI CPU Windows
查看: 31030|回复: 11

bini大哥请进,请教关于LPC与FWH

[复制链接]
发表于 2008-8-20 14:35:51 | 显示全部楼层 |阅读模式
请问FWH到底是什么东东?是控制芯片吗?他跟存放bios的Flash ROM芯片有什么关系?他跟LPC总线又有什么关系??9 G5 `8 [( v; S) a3 V& _8 S
: S3 ?& X7 \6 J6 E0 ?) U
Flash ROM芯片是直接连在LPC上的吗?许多Flash ROM芯片资料中说支持FWH模式和LPC模式,是不是说有LPC就不能有FWH了?( S9 F* }9 k4 Y- i
% \3 x7 |" [7 }8 W9 S4 o8 P1 t+ R
这些问题搞得我云里雾里啊,南狼大哥帮帮忙吧。
发表于 2008-8-21 14:36:05 | 显示全部楼层
Intel® 82802AB/82802AC Firmware Hub (FWH)的data sheet里面,有下面一段话:+ F3 P. {) x% X) I4 ^
The firmware hub relies on the Intel Firmware Hub interface to communicate with the outside world.0 l) \$ V( {+ A- W% X
This interface consists of four bi-directional signals and one control input. The timing and electrical
! A# \1 m) }: j9 L/ l/ }, l5 t2 oparameters of the FWH interface are similar to those of the LPC interface, to provide compatibility
$ X1 o  `9 F( F" }between the interfaces, but differ in cases mentioned earlier in this section (clock pin capacitance), as
% M" {" v+ H9 Z0 C9 {3 [( j* Lwell as in certain timing parameters. The Intel ICH has been engineered to accommodate both interfaces,
  M. `* j' Q! i  Z% }& P+ Bwhich allows the Intel FWH interface signals to be communicated over the same set of pins as LPC. The
4 B9 O- D/ R2 W8 |- NIntel FWH interface is designed to use an LPC-compatible start cycle, with a reserved cycle type code.
# J# Q4 P, C2 {0 [- n7 P$ D. vThis ensures that all LPC devices present on the shared interface will ignore cycles destined for the/ E7 t3 U% z. f( o
FWH, without becoming confused by the different protocol.' z5 [% x: b" w( [- X6 i. k
FWH和LPC基本是兼容的,不过FWH比LPC多几组命令
5 j( p( [8 w  A, i在ICH9上面LPC和FWH的数据地址控制信号线都是相同pin复用的,所以应该是二选一的吧.
+ O! W: C9 ^8 {. t另外,可以看看这个:
( }. Z8 U0 }  q/ ]: }  h2 SUS Patent 7249213 - Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
回复

使用道具 举报

发表于 2008-9-13 23:54:01 | 显示全部楼层
1、LPC总线简介
7 _4 V6 T1 X* b4 i- \4 K7 o   LPC(Low Pin Count Interface)全称为“低引脚数接口”,是用于Intel架构主板互连协议,它是主板芯片组与外设之间的连接接口。8 m4 n+ i) k- q# m
   在早期的PC系统中,使用了基于ISA总线标准的8/16位扩展总线,BIOS与ISA子集相连,ISA子集称为X总线。这种体系结构为适配卡与' c% K0 E- j+ w, N% X
   系统设计人员提供了一定的灵活性,但是由于软硬件标准缺乏统一性,所以这种体系结构通信速度较慢,经常在互操作上出现问题。/ n# s/ r+ r5 H& B3 y
       1998年初开始,整个业界都在努力从PC系统中取消ISA总线,以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
. P- i. q% p$ S6 z+ J+ y' X   将这一过渡定义为“PC 97设计准则”。随后,在PC 99规范中对过渡提出了更加详尽的计划,并将“即插即用”定为优先选择的扩展机
$ B* n+ }  @% E3 ^9 ]0 g7 F   制。与PCI、USB和1394总线接口标准类似,LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时,LPC接口规范还定义了可以挂- s; k* T, w4 Z9 p
   接在LPC总线上的功能部件,包括:* Q4 j% C* U8 U
       Super I/O芯片(提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等);( I( _, _2 p8 V' ]
       音频接口(包括AC 97类似的设计);' t; Q0 d" X8 l3 n9 x0 k: u
       一般应用存储器;$ e8 f# E6 V1 O9 X; ?; _
       BIOS固件存储器。
  a4 b- a7 P/ E. ?7 s( S8 N( K   , Z2 }. H! A/ I! c* z( T. w. {
   由此,可以总结出LPC总线的设计目的:% \6 N# }# G  j8 X1 G
       提供连接外部低速设备的总线接口;! N' g' `' k3 Y8 o% ^- w
       与ISA/X总线兼容;) q& d6 W4 A1 v7 [' W
       比ISA/X总线使用更少的信号线,提供更好的性能与功能特性。' V3 t) I1 n. Q
2、LPC总线的技术特点
( b5 L/ _, s" m) v8 L   LPC总线为多路复用总线,工作在33MHZ下,与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个,而ISA总线却
* O0 y3 V/ G  D  C需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问,因此可以提高系统的整体性能。LPC总线提供了X总线
. X! R# Z: h. O3 `8 e6 d所有的循环类型,包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输,采用PCI时钟协议和信号,从而使传输速率更加容易控制( W1 {3 f' U2 {1 N* M( g8 J# ]
,并防止了系统资源间的冲突。同时由于LPC总线平衡性更强,所以整体性能优于ISA总线系统。
6 l( K6 @4 I' `$ a3 x7 w9 F+ b8 q5 }2 |9 J! y( y& _
LPC总线接口定义了7个必需的信号和6个可选的信号,这些信号中,很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要8 U$ O- |, n5 Z! r7 _6 V+ e- J' h: v
实现必须的信号,而可选的信号则可能在主控端或外设端中不需要实现。0 K4 a8 u5 \% z5 N  k8 N9 m
   LPC必需的信号6 `, C3 O. V  D  k' ?( O
LAD[3:0] 地址和数据分时复用信号。
; g2 L8 z* A: N7 o" X4 gLFRAME# 帧周期信号,LFRAME#有效预示总线传输的开始,它由当前主设备驱动。
. `% @2 Q0 X4 u: w/ ^8 }1 F* vLRESET#复位信号。
2 p4 A0 e. S; ]- oLCLK 33MHZ时钟信号。
回复

使用道具 举报

发表于 2008-9-17 18:13:21 | 显示全部楼层
我也有相同的困惑。从FWH spec来看,LPC和FWH是有差别的,这从flash 芯片有LPC模式和FWH模式之分也可以看出来。但从LPC 1.1 spec来看,LPC bus有专门支持FWH的bus cycle: firmware read/ write,从这个角度来说,FWH可以看成是一个LPC bus device。
回复

使用道具 举报

发表于 2008-9-18 20:24:11 | 显示全部楼层
看了下FWH spec,LPC 1.1 spec和一些flash chip的文档,大概明白了。
2 o0 y  J+ h8 W' M& d
7 O! d# ]* O2 D" EHost通过LPC memory cycles来读写LPC接口的flash芯片上的数据。但是LPC memory cycles一次只能访问一个字节,性能较差。为了加快flash芯片的访问速度,Intel引入了FWH接口对LPC 1.0接口加以扩展。FWH接口和LPC接口兼容,复用了LPC接口中的5根信号线,并使用LPC接口中保留的两个cycle来支持多字节的传输。这两个cycle随后补加入了LPC 1.1 spec,即firmware read/write cycles。因为FWH接口是需要Intel授权才能使用的,所以一般非Intel的芯片组上是没有FWH接口的。
/ E% ~( B* E  O( ?, C2 \& T$ m
0 M& m$ k; l7 F' ?市面上许多的flash芯片支持FWH/LPC双接口模式,目的是为了同时支持Intel和非Intel的芯片组。当工作在FWH接口模式下时,flash芯片支持firmware read/write cycles,如果是在LPC接口模式下时,则支持普通的LPC memory cycles。
回复

使用道具 举报

发表于 2008-9-19 10:11:22 | 显示全部楼层
学习了, 1 X, \/ t' @9 a8 c2 h
谢谢!
回复

使用道具 举报

发表于 2009-2-16 21:10:41 | 显示全部楼层
還有一點因素是當初南橋陣營不同的問題
回复

使用道具 举报

发表于 2009-2-19 10:28:31 | 显示全部楼层
我之前也搞不懂,终于明白了。还是这里高手多!
# F; b  o& G8 D' p
" b: n+ ]  c! F7 N* o$ |. s另外,我看ICH8的datasheet,有两个SPI接口可以接FLASH。那如果是用SPI FLASH的话,mem map中原来target为FWH的部分是不是就自动target到SPI了?还是有寄存器配置选择?
回复

使用道具 举报

发表于 2009-3-11 08:35:07 | 显示全部楼层
选择SPI还是LPC启动是由硬件决定的,好像是由南桥SPI_CSI#和GNT0#的电平决定。
回复

使用道具 举报

发表于 2009-5-21 23:01:40 | 显示全部楼层

顶一下

好东西!真的是在这里学到不少东西啊
回复

使用道具 举报

发表于 2010-11-18 11:13:45 | 显示全部楼层
大概知道FWH是做什么的了
: Z' i" R1 X( E2 ^1 y不过我认为fwh好像是用来控制shadow ram的吧 将内存映射和分配6 m' h+ h9 K1 @' L
个人愚见
回复

使用道具 举报

发表于 2012-4-9 10:39:58 | 显示全部楼层
楼上严重错误!请多看SPEC
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入计匠网

本版积分规则

Archiver|手机版|小黑屋|计匠网

GMT+8, 2026-3-5 14:14 , Processed in 1.666672 second(s), 17 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表