找回密码
 加入计匠网
搜索
热搜: BIOS ACPI CPU Windows
查看: 31538|回复: 11

bini大哥请进,请教关于LPC与FWH

[复制链接]
发表于 2008-8-20 14:35:51 | 显示全部楼层 |阅读模式
请问FWH到底是什么东东?是控制芯片吗?他跟存放bios的Flash ROM芯片有什么关系?他跟LPC总线又有什么关系??
1 r2 H% ~8 N; n" U
0 G; F7 k2 M* ]% ^3 f9 FFlash ROM芯片是直接连在LPC上的吗?许多Flash ROM芯片资料中说支持FWH模式和LPC模式,是不是说有LPC就不能有FWH了?; r# C; |! g* t9 O1 N0 G8 M# i

, y/ Q7 \: A/ _& T这些问题搞得我云里雾里啊,南狼大哥帮帮忙吧。
发表于 2008-8-21 14:36:05 | 显示全部楼层
在Intel® 82802AB/82802AC Firmware Hub (FWH)的data sheet里面,有下面一段话:
! p% ^1 K' r8 m- u* gThe firmware hub relies on the Intel Firmware Hub interface to communicate with the outside world.
( t$ R" w1 ^# m1 h* BThis interface consists of four bi-directional signals and one control input. The timing and electrical
0 @" |' Q( e7 Y: J6 sparameters of the FWH interface are similar to those of the LPC interface, to provide compatibility- m! j4 W: x2 i% U2 l6 s! S
between the interfaces, but differ in cases mentioned earlier in this section (clock pin capacitance), as
" f, z/ d# ~* p0 ~2 Gwell as in certain timing parameters. The Intel ICH has been engineered to accommodate both interfaces,
- A9 H- {9 O' B0 b4 y# Owhich allows the Intel FWH interface signals to be communicated over the same set of pins as LPC. The
2 O4 h" t8 H& x+ r5 lIntel FWH interface is designed to use an LPC-compatible start cycle, with a reserved cycle type code.5 n9 h7 e) \1 y- J- z: \
This ensures that all LPC devices present on the shared interface will ignore cycles destined for the
" B# q8 [/ o6 f& M/ |FWH, without becoming confused by the different protocol.
! z; _. z( @( U) p% r5 j. TFWH和LPC基本是兼容的,不过FWH比LPC多几组命令4 T: m0 c% G8 i: e- E
在ICH9上面LPC和FWH的数据地址控制信号线都是相同pin复用的,所以应该是二选一的吧.
2 {2 W: n* L5 h  V* L/ @另外,可以看看这个:
- x: p! P7 S4 U0 wUS Patent 7249213 - Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
回复

使用道具 举报

发表于 2008-9-13 23:54:01 | 显示全部楼层
1、LPC总线简介
8 W/ f& ~' C- k6 Q' `0 ]   LPC(Low Pin Count Interface)全称为“低引脚数接口”,是用于Intel架构主板互连协议,它是主板芯片组与外设之间的连接接口。
0 D$ }* D. l/ C3 P   在早期的PC系统中,使用了基于ISA总线标准的8/16位扩展总线,BIOS与ISA子集相连,ISA子集称为X总线。这种体系结构为适配卡与' O5 ^  y. Q5 p7 J3 \: Y
   系统设计人员提供了一定的灵活性,但是由于软硬件标准缺乏统一性,所以这种体系结构通信速度较慢,经常在互操作上出现问题。+ Y. Y& O0 D) i5 d" ~
       1998年初开始,整个业界都在努力从PC系统中取消ISA总线,以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
, F9 Q- |% c% C   将这一过渡定义为“PC 97设计准则”。随后,在PC 99规范中对过渡提出了更加详尽的计划,并将“即插即用”定为优先选择的扩展机1 K+ j1 [% J. `) f% z# C
   制。与PCI、USB和1394总线接口标准类似,LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时,LPC接口规范还定义了可以挂( x( n9 r' d0 H8 b- u2 u7 \1 V
   接在LPC总线上的功能部件,包括:4 ?3 R! A0 m! m% S+ v
       Super I/O芯片(提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等);/ F2 n  Q# H7 q0 Q
       音频接口(包括AC 97类似的设计);
. ~& W  P  v+ G( ~       一般应用存储器;% S5 z& k' b( [$ _7 B2 {3 A
       BIOS固件存储器。
' }& C4 H, d3 V, p  e! a/ }   
/ y0 k- b: L( Y   由此,可以总结出LPC总线的设计目的:) w; u$ G8 \) G5 y1 n6 \
       提供连接外部低速设备的总线接口;
5 F+ `+ g1 r1 X! a       与ISA/X总线兼容;9 K3 {& |1 T. P* u1 m% S8 e9 v% y9 W
       比ISA/X总线使用更少的信号线,提供更好的性能与功能特性。. O7 [4 Q. G0 S4 g6 _) B
2、LPC总线的技术特点, a: Z- H- |- B" ^
   LPC总线为多路复用总线,工作在33MHZ下,与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个,而ISA总线却2 U" a- q5 R9 T. O/ V* Z
需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问,因此可以提高系统的整体性能。LPC总线提供了X总线
2 L! T8 w. \1 l& }3 S所有的循环类型,包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输,采用PCI时钟协议和信号,从而使传输速率更加容易控制3 S1 p+ z; J+ |' I
,并防止了系统资源间的冲突。同时由于LPC总线平衡性更强,所以整体性能优于ISA总线系统。6 z' d' t. D4 E1 m" b7 J, A: S6 [
) i7 @# u! W# N5 I0 b! K3 g- b# N% ^: ?
LPC总线接口定义了7个必需的信号和6个可选的信号,这些信号中,很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要: j: _2 A6 O2 u
实现必须的信号,而可选的信号则可能在主控端或外设端中不需要实现。
/ ]% R. F; J3 P8 z3 T, z, n  ^   LPC必需的信号# D8 F! v0 R1 ^" p1 ~1 C$ [- P/ z
LAD[3:0] 地址和数据分时复用信号。
1 C$ {7 p% `& Q6 n1 {7 cLFRAME# 帧周期信号,LFRAME#有效预示总线传输的开始,它由当前主设备驱动。- i) Q" L2 ~' r. L/ _- t) _
LRESET#复位信号。
' J- ]* O% c  ^2 h& Q- U* W" DLCLK 33MHZ时钟信号。
回复

使用道具 举报

发表于 2008-9-17 18:13:21 | 显示全部楼层
我也有相同的困惑。从FWH spec来看,LPC和FWH是有差别的,这从flash 芯片有LPC模式和FWH模式之分也可以看出来。但从LPC 1.1 spec来看,LPC bus有专门支持FWH的bus cycle: firmware read/ write,从这个角度来说,FWH可以看成是一个LPC bus device。
回复

使用道具 举报

发表于 2008-9-18 20:24:11 | 显示全部楼层
看了下FWH spec,LPC 1.1 spec和一些flash chip的文档,大概明白了。0 @- e' f) U( {; |1 D2 y2 d1 ]0 E) \
9 a3 x, F; f) F% c$ J
Host通过LPC memory cycles来读写LPC接口的flash芯片上的数据。但是LPC memory cycles一次只能访问一个字节,性能较差。为了加快flash芯片的访问速度,Intel引入了FWH接口对LPC 1.0接口加以扩展。FWH接口和LPC接口兼容,复用了LPC接口中的5根信号线,并使用LPC接口中保留的两个cycle来支持多字节的传输。这两个cycle随后补加入了LPC 1.1 spec,即firmware read/write cycles。因为FWH接口是需要Intel授权才能使用的,所以一般非Intel的芯片组上是没有FWH接口的。- Y+ {8 |3 ^- }8 I( i( q

1 U: _) t$ v  E0 [3 t4 C市面上许多的flash芯片支持FWH/LPC双接口模式,目的是为了同时支持Intel和非Intel的芯片组。当工作在FWH接口模式下时,flash芯片支持firmware read/write cycles,如果是在LPC接口模式下时,则支持普通的LPC memory cycles。
回复

使用道具 举报

发表于 2008-9-19 10:11:22 | 显示全部楼层
学习了, 4 v# O! M6 [' \9 s. ~
谢谢!
回复

使用道具 举报

发表于 2009-2-16 21:10:41 | 显示全部楼层
還有一點因素是當初南橋陣營不同的問題
回复

使用道具 举报

发表于 2009-2-19 10:28:31 | 显示全部楼层
我之前也搞不懂,终于明白了。还是这里高手多! / s% q. b* M+ X" P* ]. E+ l

& L. p) P: D& [- V另外,我看ICH8的datasheet,有两个SPI接口可以接FLASH。那如果是用SPI FLASH的话,mem map中原来target为FWH的部分是不是就自动target到SPI了?还是有寄存器配置选择?
回复

使用道具 举报

发表于 2009-3-11 08:35:07 | 显示全部楼层
选择SPI还是LPC启动是由硬件决定的,好像是由南桥SPI_CSI#和GNT0#的电平决定。
回复

使用道具 举报

发表于 2009-5-21 23:01:40 | 显示全部楼层

顶一下

好东西!真的是在这里学到不少东西啊
回复

使用道具 举报

发表于 2010-11-18 11:13:45 | 显示全部楼层
大概知道FWH是做什么的了
" w2 h  ?) I* b1 l4 z0 u0 G' t不过我认为fwh好像是用来控制shadow ram的吧 将内存映射和分配! d" Y# G! f2 a$ C3 M
个人愚见
回复

使用道具 举报

发表于 2012-4-9 10:39:58 | 显示全部楼层
楼上严重错误!请多看SPEC
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入计匠网

本版积分规则

Archiver|手机版|小黑屋|计匠网

GMT+8, 2026-10-20 08:37 , Processed in 0.133444 second(s), 17 queries .

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表