找回密码
 加入计匠网
搜索
热搜: BIOS ACPI CPU Windows
查看: 28967|回复: 11

bini大哥请进,请教关于LPC与FWH

[复制链接]
发表于 2008-8-20 14:35:51 | 显示全部楼层 |阅读模式
请问FWH到底是什么东东?是控制芯片吗?他跟存放bios的Flash ROM芯片有什么关系?他跟LPC总线又有什么关系??! X' G' I: N% Z; G
6 U  k$ G) H" C1 _6 k# J- |
Flash ROM芯片是直接连在LPC上的吗?许多Flash ROM芯片资料中说支持FWH模式和LPC模式,是不是说有LPC就不能有FWH了?7 V+ N; \2 m0 z$ o6 P) `  e

0 ]) I3 d) _% J这些问题搞得我云里雾里啊,南狼大哥帮帮忙吧。
发表于 2008-8-21 14:36:05 | 显示全部楼层
Intel® 82802AB/82802AC Firmware Hub (FWH)的data sheet里面,有下面一段话:
0 ?7 X3 p1 a; Z: F/ yThe firmware hub relies on the Intel Firmware Hub interface to communicate with the outside world.
5 s2 Q" ^& R3 C& \This interface consists of four bi-directional signals and one control input. The timing and electrical
; M9 |9 x# U( T! [parameters of the FWH interface are similar to those of the LPC interface, to provide compatibility
. C. e/ j9 p' ?between the interfaces, but differ in cases mentioned earlier in this section (clock pin capacitance), as# U* _2 _3 d8 Y$ |
well as in certain timing parameters. The Intel ICH has been engineered to accommodate both interfaces,
2 Q- G! t7 `0 B# O: V" kwhich allows the Intel FWH interface signals to be communicated over the same set of pins as LPC. The
9 u% c+ L* w9 m+ I7 xIntel FWH interface is designed to use an LPC-compatible start cycle, with a reserved cycle type code.
4 C1 r. [0 y+ s5 H$ @; s0 O# _This ensures that all LPC devices present on the shared interface will ignore cycles destined for the( x) i7 R3 z* e: t; E
FWH, without becoming confused by the different protocol.9 X$ g' Y$ a/ l
FWH和LPC基本是兼容的,不过FWH比LPC多几组命令
) L; P, t7 k( _# N在ICH9上面LPC和FWH的数据地址控制信号线都是相同pin复用的,所以应该是二选一的吧.1 C: S+ J# l8 }  [
另外,可以看看这个:
, h& o0 F, d! U- fUS Patent 7249213 - Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
回复

使用道具 举报

发表于 2008-9-13 23:54:01 | 显示全部楼层
1、LPC总线简介* |- k4 k; [* [1 Z6 N8 o
   LPC(Low Pin Count Interface)全称为“低引脚数接口”,是用于Intel架构主板互连协议,它是主板芯片组与外设之间的连接接口。
/ d( n8 D8 s( @6 V& k   在早期的PC系统中,使用了基于ISA总线标准的8/16位扩展总线,BIOS与ISA子集相连,ISA子集称为X总线。这种体系结构为适配卡与  L' ?& C& V( y) Q, ~7 H0 H
   系统设计人员提供了一定的灵活性,但是由于软硬件标准缺乏统一性,所以这种体系结构通信速度较慢,经常在互操作上出现问题。
3 T( z3 n& X+ D0 d       1998年初开始,整个业界都在努力从PC系统中取消ISA总线,以降低对系统和操作系统提供商的服务请求成本。几个重要的IT厂商
/ B* E& ~+ E: e( p  [' [   将这一过渡定义为“PC 97设计准则”。随后,在PC 99规范中对过渡提出了更加详尽的计划,并将“即插即用”定为优先选择的扩展机8 U$ v; b4 `; K$ Y8 D9 V. D( I
   制。与PCI、USB和1394总线接口标准类似,LPC也提供了对ISA/X总线体系结构下扩展卡的迁移方向。同时,LPC接口规范还定义了可以挂
9 I* N; T* j5 h# ^1 u- U+ h   接在LPC总线上的功能部件,包括:
- x+ T' f0 @; G6 y' t       Super I/O芯片(提供软盘接口、并行接口、串行接口、红外接口及键盘鼠标接口等);# g! V& ?* A. G' Q& R
       音频接口(包括AC 97类似的设计);- {+ ]$ K( u% O& D
       一般应用存储器;
6 V4 T1 P8 ?3 U& G       BIOS固件存储器。
0 V* r8 A4 u2 |! }   
8 H5 C# N0 `2 d" {9 H   由此,可以总结出LPC总线的设计目的:
& V" {" c; [! `3 @9 e* O; ^5 J: J       提供连接外部低速设备的总线接口;
# S( [; q; P5 l       与ISA/X总线兼容;- Z9 [1 Z; L8 O! w& e* k7 x
       比ISA/X总线使用更少的信号线,提供更好的性能与功能特性。5 ~- V6 Z7 ]5 {8 |
2、LPC总线的技术特点
1 [, L/ j& w$ o5 l; `$ u5 W   LPC总线为多路复用总线,工作在33MHZ下,与PCI总线同步。LPC的“低引脚数”指实际上需要的信号引脚只有7-13个,而ISA总线却( D+ I) U" a: [
需要30个以上的信号引脚。LPC总线比ISA总线更适合等待时间短暂的集线器访问,因此可以提高系统的整体性能。LPC总线提供了X总线) p) }: T6 I9 o6 i
所有的循环类型,包括内存、I/O、DMA及总线控制器等。LPC总线接口同步传输,采用PCI时钟协议和信号,从而使传输速率更加容易控制6 X. ^: j5 ?) |% f1 o8 h4 y: p# R
,并防止了系统资源间的冲突。同时由于LPC总线平衡性更强,所以整体性能优于ISA总线系统。
7 k( O0 M) d6 Y: f2 D
1 X. U5 _2 t9 j4 Q( PLPC总线接口定义了7个必需的信号和6个可选的信号,这些信号中,很多可以在PCI接口中找到类似的信号。所有LPC主控端与设备端都需要
! a. t  ^. ^- `实现必须的信号,而可选的信号则可能在主控端或外设端中不需要实现。1 D: o* C3 n4 N$ a: v! q
   LPC必需的信号
/ k: W% f* j+ cLAD[3:0] 地址和数据分时复用信号。
$ R6 ~. k; ^0 X* J7 U5 E! |9 oLFRAME# 帧周期信号,LFRAME#有效预示总线传输的开始,它由当前主设备驱动。
5 V  B) b2 [& x) Y9 c$ g: ALRESET#复位信号。
3 G6 h; P* a4 g( yLCLK 33MHZ时钟信号。
回复

使用道具 举报

发表于 2008-9-17 18:13:21 | 显示全部楼层
我也有相同的困惑。从FWH spec来看,LPC和FWH是有差别的,这从flash 芯片有LPC模式和FWH模式之分也可以看出来。但从LPC 1.1 spec来看,LPC bus有专门支持FWH的bus cycle: firmware read/ write,从这个角度来说,FWH可以看成是一个LPC bus device。
回复

使用道具 举报

发表于 2008-9-18 20:24:11 | 显示全部楼层
看了下FWH spec,LPC 1.1 spec和一些flash chip的文档,大概明白了。# e% ~0 H9 S6 ^8 e" {2 F/ k+ ]0 i
4 P0 H7 b$ ?5 i8 [
Host通过LPC memory cycles来读写LPC接口的flash芯片上的数据。但是LPC memory cycles一次只能访问一个字节,性能较差。为了加快flash芯片的访问速度,Intel引入了FWH接口对LPC 1.0接口加以扩展。FWH接口和LPC接口兼容,复用了LPC接口中的5根信号线,并使用LPC接口中保留的两个cycle来支持多字节的传输。这两个cycle随后补加入了LPC 1.1 spec,即firmware read/write cycles。因为FWH接口是需要Intel授权才能使用的,所以一般非Intel的芯片组上是没有FWH接口的。* u2 U, @# J+ ?6 ^
* r! b! \- J% f$ z- v. n! m
市面上许多的flash芯片支持FWH/LPC双接口模式,目的是为了同时支持Intel和非Intel的芯片组。当工作在FWH接口模式下时,flash芯片支持firmware read/write cycles,如果是在LPC接口模式下时,则支持普通的LPC memory cycles。
回复

使用道具 举报

发表于 2008-9-19 10:11:22 | 显示全部楼层
学习了, ; z% {; L0 V5 d1 W% B
谢谢!
回复

使用道具 举报

发表于 2009-2-16 21:10:41 | 显示全部楼层
還有一點因素是當初南橋陣營不同的問題
回复

使用道具 举报

发表于 2009-2-19 10:28:31 | 显示全部楼层
我之前也搞不懂,终于明白了。还是这里高手多! , e% y* a4 N& c" h  c/ W
! C' `7 K* X2 J: m7 l
另外,我看ICH8的datasheet,有两个SPI接口可以接FLASH。那如果是用SPI FLASH的话,mem map中原来target为FWH的部分是不是就自动target到SPI了?还是有寄存器配置选择?
回复

使用道具 举报

发表于 2009-3-11 08:35:07 | 显示全部楼层
选择SPI还是LPC启动是由硬件决定的,好像是由南桥SPI_CSI#和GNT0#的电平决定。
回复

使用道具 举报

发表于 2009-5-21 23:01:40 | 显示全部楼层

顶一下

好东西!真的是在这里学到不少东西啊
回复

使用道具 举报

发表于 2010-11-18 11:13:45 | 显示全部楼层
大概知道FWH是做什么的了
* Z% u% Y: \: ?7 i6 n不过我认为fwh好像是用来控制shadow ram的吧 将内存映射和分配5 U& K8 Q( |% J1 y
个人愚见
回复

使用道具 举报

发表于 2012-4-9 10:39:58 | 显示全部楼层
楼上严重错误!请多看SPEC
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 加入计匠网

本版积分规则

Archiver|手机版|小黑屋|计匠网

GMT+8, 2024-5-18 14:37 , Processed in 0.020996 second(s), 17 queries .

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表