有没有做ITE EC 的人啊？有问题请教

xxxxxxxx

本人在学习ITE的code ，其中关于Flash BIOS 部分有些疑惑， 在FLash BIOS 的时候，EC 要做些什么动作呢？

winbondowen

你所指的BIOS应该是SYS BIOS吗.
分为两种情况
（1）：而且EC和SYS合用一个SPI ROM.
在flash sys bios时EC什么也不用做，虽然EC和SYS共用一个SPI ROM.
7 k2 `, b& \6 R( Z4 l! V在BIOS是有定义要flash的SPI ROM的位置，事先BIOS已经知道那几个Block是
, {( F' R) Q: J% Y5 r8 r; D留给EC ROM使用，所以不会去flash.
反之，如果是flash EC ROM.
9 T1 [( V8 f3 ~; \' A$ LEC的flash tool也知道自已应该把Code写到那个block的SPI ROM中。
9 A  t1 g7 [* @可以用intel的fpt.exe来实现这种思想。
" a7 i& d' e* q6 ]5 ufpt -f file.rom -a 0x80000
就是跑过前面的512K来刷file.rom到SPI ROM中。
+ {+ ?7 A/ l+ P; o1 U  rfpt -f ec.rom -a 0x0 -l 0x80000
; @, w7 D5 m1 H就是将EC.rom写入SPI开始的地方，长度是512K
' T. {$ w/ ~) E3 A5 W我看到的SYSBIOS是在开始的地方,地址0x0留64KB的空间给EC
它自已还是会影射到0xFFFFFFF0地方开始执行。
! t* T& ^+ g& W0 O/ x0 fEC ROM可以当然SYS　BIOS中的一个PCI设备的ROM来看待（当然不会被enum）
2 Z/ |9 Z! x4 F6 |$ x如果EC的位置不会在第一位，ITE的也不知道自已要跑到什么地方去读
SYS是从BIOS最后的地方开始执行，EC是从最头开始执行，各取所需。

第二种情况：
, b, z* v0 n7 b- R" n2 ?EC和SYS是分开的。
3 C! {& f$ f' l# I, ^% B* \那就是各玩各的，你想怎么刷就怎么刷，两者是独立的。
calpella平台就是这样子的（一定要这样子）
0 L0 ^4 T% a3 U& x; GSYSBIOS要留出512K的ME和descriptor空间，没有多少空间给EC用了。
2 w1 i4 T) z7 R, }" ]
SYS怎么知道要从SPI来读SYSBIOS rom，是由PCH的硬联线决定的。

xxxxxxxx

谢谢您的回答，再想说的是如果SYS BIOS， EC 合在一起的情况下，如果只flash SYS BIOS ，这样既要擦写spi flash ，EC又要通过SPI 读取 code ，这样子SPI 会不会太忙了点啊？会不会出现冲突的问题。

wziy520

借用PeterR的话：就是BIOS和EC跑code时会抢总线，也就是说有可能某一段时间BIOS狂飙得时候，EC就卡住了。
在机器正常工作时，EC和BIOS是交替工作的，一会儿跑EC，一会儿跑BIOS。当你FLASH BIOS之前,EC已经抓到了足够的CODE，完成了相应的工作（比如FNA 全转）等。flash BIOS时，EC让出了bus,这一时间不取CODE。
$ c9 K5 E& j6 r  当然，有时也会hang住。
   新手。 不知我理解错没。

chichitete

学习了,不过小弟有一个问题,Winbond的SPI有24MHz divide,那SFI也是使用相同设定吗?
+ |. f) b$ F+ p8 k8 s一般都是跑多快?ITE也是一样吗?

xxxxxxxx

所以，有可能会出现冲突的问题，那么解决方式是什么，除了BIOS ，EC 分开使用flash。还有什么别的方法吗，比如让EC暂时不跑code ，有这种情况吗？

wziy520

所谓的ROM Shadowing了，RAM和ROM的性能是有很大差异的，RAM的存取速度要远远大于ROM，而且RAM可以32位存取，ROM通常只能16位，所以目前的PC机对这块RAM和ROM重叠的区域的处理采用一种ROM Shadowing的技术方式，当机器加电后，先让ROM有效，RAM无效，然后读出ROM内容，再让ROM无效，RAM有效，把读出的ROM内容放到相同地址的RAM中，并把相应位置的RAM设定为只读，这样就把ROM搬到了RAM中，地址完全一样，只是性能比使用ROM要高些，这块RAM就好像ROM的Shadow一样。
7 M8 {& ^+ s" S3 \( ?: N- ^
/ a. p  J* A/ P& i7 h以上摘自CSDN BLOG。参考一下。
$ v4 ?2 Q1 O7 m% u：：
+ @& s4 W8 \" l& s* a0 U我理解是这FLASH BIOS的时间EC不从ROM里 fetch CODE了。
: T' ?; l6 t* h2 b7 O  如错请高手指点。

peterhu

to xxxxxxxx:
$ D! a1 R& `0 F* J; x我们的做法是在flash BIOS的时候会让EC进入Reset mode,这时EC不再fetch code
也不再跑code了.可以参考"我所知道的EC==>SPI&我所知道的EC==>Idle&Reset mode".

wziy520

ITE里面的I-Bus Arbiter来控制EC/Host对总线的使用，比如当前允许Host使用总线，那么就设置一个Lock标记位，

- ~( V9 i# e+ d当前不允许Host使用就清空该标志位

sweaker

ITE的工板source code不是写的很清楚？其实所有的这种share rom架构的EC在做flash时，都会support 94/95(AMI), B4/B5(phoenix) command, 一旦需要flash BIOS ROM，BIOS会发94或者B4 command 给EC，EC会跳到scratch ram/rom并且一直等待，等到BIOS发退出的command 95/B5。然后EC再做watch DOG reset（C code）或者jump 到固定的地址（assembly code）重新开始跑。

Phydias

对了, 俺也问一下, 在HOST看来, 这个SHARE SPI ROM返回的ROM ID应该是什么? EC对HOST是透明的吗?

chichitete

不太懂EC F/W被刷新了之后,要怎样跳至watch dog reset或jump程序开头重新跑?
MCU通常是power on or Ext.RESB reset
+ i7 _- i8 m1 [7 hpower on.....alway 电还在
Ext.RESB reset不可能伸手进去按

请指点指点...

xxxxxxxx

to sweaker
2 g; K4 V( ~- k" cEC会跳到scratch ram/rom并且一直等待.......可以解释一下具体的步骤吗？

蓝色永恒

应该是EC 会把flash 里的一部分code搬到 ram吧？比如等待 退出flash 过程 的那部分code（CMD 95/B5）等等

蓝色永恒

追了一下，是一直等，while（1），在这个while（1）中不停的去check  KBHISR 寄存器的BIT1是否为1,为1则跳出，即看有没有64 Port 的cmd 过来， 当收到0X95/0XB5时，直接跳到main（），
而收到0XAF 命令，则打开WDT,并执行一个while（1），知道WDT Reset